0计算机组成与结构课后习题及答案_第1页
0计算机组成与结构课后习题及答案_第2页
0计算机组成与结构课后习题及答案_第3页
0计算机组成与结构课后习题及答案_第4页
0计算机组成与结构课后习题及答案_第5页
已阅读5页,还剩5页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

PAGEPAGE3计算机组成与结构课后习题及部分答案第1章计算机系统概述概述计算机发展经过了哪几代?计算机由那些部分组成?计算机有哪些分类方法计算机硬件系统的性能指标有哪些?冯诺依曼计算机的主要设计思想是什么?什么是机器字长?它对计算机性能有何影响?计算机的工作过程是怎样的?计算机的应用领域有哪些?从第三代计算机开始,C技术出现并得到发展A.电子管B.晶体管C.集成电路D.CPU冯诺依曼计算机中指令和数据都采用D表示。A.十进制B.八进制C.十六进制D.二进制冯·诺依曼计算机工作的基本方式的特点是B。A.多指令流单数据流 B.按地址访问并顺序执行指令C.堆栈操作 D.存储器按内容选择地址对于一个给定的程序,IN表示执行程序中的指令总数,tCPU表示执行该程序所需CPU时间,T为时钟周期,f为时钟频率(T的倒数),Nc为CPU时钟周期数。设CPI表示每条指令的平均时钟周期数,MIPS表示CPU每秒钟执行的百万条指令数,请写出如下四种参数的表达式:(1)tCPU(2)CPI(3)MIPS(4)Nc答:(1)tCPU=Nc×T(2)CPI=Nc/IN(3)MIPS=IN/(tCPU×106)=IN/(Nc×T×106)第2章数据的表示和运算在定点二进制运算器中,减法运算一般是通过D来实现。A.原码运算的二进制减法器B.补码运算的二进制减法器C.原码运算的十进制加法器D.补码运算的二进制加法器假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校验的字符码是DA.11001011 B.11010110 C.11000001 已知X为整数,且[X]补=10011011,则X的十进制数值是B。A.+155 B.-101 C.-155 在机器数BC中,零的表示是唯一的。A.原码 B.补码 C.移码 D.反码IEEE754标准32位浮点数格式中,符号位为1位,阶码为8位,它所能表示的最大规格化正数为A。A.+(2-2-23)×2+127 B.+(1-2-23)×2+127 C.+(2-2-23)×2+225 D.2某机字长32位,其中1位为符号位,31位表示尾数。若用定点小数表示,则最大正小数为B。A.+(1-2-32) B.+(1-2-31) C.2-32 D.2两浮点数相加,求X+Y。已知:X=2010·0.11011011,Y=2100·(-0.10101100)补码一位乘法:设X=-0.1101,Y=0.1011,求[X·Y]补设机器字长16位。定点表示时,数值位15位,符号位1位;浮点表示时,阶码6位,其中阶符1位;尾数10位,其中数符1位;阶码的基数为2。试求;(1)定点原码整数表示时,最大正数、最小负数各为多少?(2)定点原码小数表示时,最大正数、最小负数各为多少?(3)浮点原码表示时,最大浮点数和最小浮点数各为多少?写出下列各二进制数的原码、补码和反码。0.1010;0;-0;-0.1010;0.1111;-0.0100。设计用若干个全加器和若干个与门、或门实现的8421码十进制加法器单元。设有16个信息位,若果采用海明检验,至少需要设置多少个校验位?应放在哪些位置?答:需5个检验位,应放在从低到高的第1、2、4、8、16位上X=-0.0100,Y=0.1111用加减交替法原码一位除计算X/Y的商和余数?若用加减交替法补码一位除结果是多少?第3章存储器层次结构存储单元是指___B__。A.存放一个二进制信息位的存贮元B.存放一个机器字的所有存贮元的集合C.存放一个字节的所有存贮元的集合D.存放两个字节的所有存贮元的集合微型计算机系统中,操作系统保存在硬盘上,其主存储器应该采用__A___。A.RAM B.ROM C.RAM和ROM D.CCP主存储器是计算机系统的记忆设备,它主要用来__C___。A.存放数据 B.存放程序 C.存放数据和程序 D.存放微程序某计算机主存容量为64KB,其中ROM区为8KB,其余为RAM区,按字节编址。现在用4K×8位的EPROM芯片和8K×4位的SRAM芯片来设计该存储器,则需要上述规格的EPROM芯片数和SRAM芯片数分别是__B___。A.1,15 B.2,14 C.1,14 双端口存储器所以能高速进行读/写,是因为采用___D___。A.高速芯片 B.新型器件 C.流水技术 D.两套相互独立的读写电路某DRAM芯片,其存储容量为64K×16位,该芯片的地址线和数据线数目为___D___。A.64,16 B.16,64 C.64,8 D.16,16用8K×8位SRAM芯片设计一个64K×32位的存储器,需要SRAM芯片数目是__B_片。A.64 B.32 C.16 D.24EPROM是指__D___。A.随机读写存储器B.只读存储器C.可编程只读存储器D.紫外光可擦可编程只读存储器A.仅I、II B.仅II、III C.仅I、II I D.I、II、III偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址,下列寻址方式中,不属于偏移寻址方式的___A___。A.间接寻址 B.基址寻址 C.相对寻址 D.变址寻址一条指令包含两方面的信息,一是___操作码___字段,表示“做什么”的操作信息。二是__地址码_字段,用于指定要参与操作的操作数的地址信息。某计算机字长16位,它的存储容量为128KB,若按字编址,它的寻址范围为_0-64K_什么是指令系统?什么是定长操作码指令格式和扩展操作码指令格式?什么是指令系统的形式地址和有效地址?常见的寻址方式有哪些?一种两地址指令的结构如下所示,其中I为间接寻址标志位,X为寻址模式字段,D位偏移量字段。通过I、X、D的组合,可构成下表所式的寻址方式。请写出六种寻址方式的名称。6位4位1位2位16位OP通用寄存器IX偏移量D寻址方式表:寻址方式IX有效地址E算法说明(1)(2)(3)(4)(5)(6)000110000110110011E=DE=(PC)±DE=(R2)±DE=(R3)E=(D)E=(R1)±DR2为变址寄存器R1为基址寄存器答:(1)直接寻址(2)相对寻址(3)变址寻址(4)寄存器间接寻址(5)存储器间接寻址(6)基址寻址在一个36位指令字长的指令系统中,设计出能够同时满足下列3个要求的指令扩展码。(1)7条具有两个15位地址和一个3位地址的指令。(2)500条具有一个15位地址和一个3位地址的指令。(3)50条无地址指令某计算机字长32位,有16个通用寄存器,主存容量为1MB,采用单字长二地址指令,共有64条指令,试采用四种寻址方式(寄存器寻址、直接寻址、变址寻址、相对寻址)设计指令格式,并说明各种寻址模式下,有效地址如何计算。答:64条指令需占用操作码字段(OP)6位,源寄存器和目标寄存器各4位,寻址模式(X)2位,形式地址(D)16位,其指令格式如下:3126252221181716150OP目标源XD寻址模式定义如下:X=00寄存器寻址操作数由源寄存器号和目标寄存器号指定(1.5分)X=01直接寻址有效地址E=(D)(1.5分)X=10变址寻址有效地址E=(Rx)+D(1.5分)X=11相对寻址有效地址E=(PC)+D(1.5分)其中Rx为变址寄存器(10位),PC为程序计数器(20位),位移量D可正可负。该指令格式可以实现RR型,RS型寻址功能。某指令系统字长16位,每个操作数的地址码长度长6位,指令分为无操作数、单操作数和双操作数三类,若双操作数指令为K条,无操作数指令为L条,问单操作数指令最多可能有多少条?答:操作数地址6位,则OP字长16-6*2=4位,则:

双操作数最多设计24个,即24>=K

单操作数(将一个操作数地址并入OP,OP现在是10位)最多设计(24-K)*26。所以(24-K)*26>=X

无操作数(再将操作数地址并入OP)最多设计[(2^4-K)*26-X]*26个。所以[(24-K)*26-X]*26>=L将最后一个不等式移项得:X<=(24-K)*26-L/(26)因此单操作数指令X最多(24-K)*226-L/(26)条第5章中央处理器(CPU)CPU的主要功能有哪些?什么是CPU的数据通路?简述指令的执行过程。微程序控制器中,机器指令与微指令的关系是__B__A.每一条机器指令由一条微指令来执行

B.每一条机器指令由一段由微指令编程的微程序来解释执行

C.一段机器指令组成的程序可由一条微指令来执行

D.一条微指令由若干个机器指令组成控制器的同步控制方式是指___C___A.只适用于CPU控制的方式B.只适用于外围设备控制的方式C.由统一时序信号控制的方式D.所有指令执行的时间都相同的方式关于硬布线控制与微程序控制的描述不正确的是__B____A.微程序控制电路规整,应用广泛B.硬布线控制设计复杂,易于修改C.指令系统复杂的计算机,一般采用微程序控制D.在超高速机器中,对影响速度的关键部分(如CPU)往往采用硬布线控制下列关于RISC的叙述中,错误的是__A___A.RISC普遍采用微程序控制器B.RISC大多数指令在一个时钟周期内完成C.RISC的内部通用寄存器数量相对CISC多D.RISC的指令数、寻址方式和指令格式种类相对CISC少下列不会引起指令流水阻塞的是__A___A.数据旁路 B.数据相关 C.条件转移 D.资源冲突。某CPU结构如下图所示,其中有一个累加寄存器AC、一个状态寄存器PSR和其他四个寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向。(1)标明图中四个寄存器的名称;(2)简述指令从主存取到控制器的数据通路;(3)简述数据在运算器和主存之间进行存/取访问的数据通路。主存储器M主存储器MacbACALUPSRd操作控制器+1CPU答:(1)a-数据寄存器DR,b-指令寄存器IR,c-地址寄存器AR,d-程序计数器PC(2)M→DR→IR→控制器(3)存:运算器→AC→DR→M;取:M→DR→运算器某机采用微程序控制方式,微指令字长为32位,微指令采用水平型格式(含微指令字段、判别测试字段、下址字段三部分),控制微程序转移条件4个(直接控制),共有56个微命令,构成五组互斥类,各包含6个、8个、14个、3个、25个微命令(1)设计出微指令的具体格式;(2)控制存储器的容量应为多少。答:(1)五组互斥类分别占用3、4、4、2、5位,所以微指令字段占用18位。判别测试字段占用4位。微指令字长为32位,所以下址字段占用(32-18-4=)10位。18410微指令的格式为:18410微指令字段下址字段判别测试字段微指令字段下址字段判别测试字段(2)控制存储器的容量应为1K(210)第6章总线什么叫总线?为什么要制定计算机总线标准?计算机总线可以分为哪些类型?评价总线的性能指标有哪些?简述总线传输的过程。根据连接方式不同,在单机系统中主要采用哪些总线结构,简要介绍各种方式的特点。常见的集中式总线仲裁有哪几种,各有何特点?什么是同步定时和异步定时?常见的内部总线有哪些?简述PCI总线的性能特点。常见的外部总线有哪些?下列选项中的英文缩写均为总线标准的是D。A.PCI、CRT、USB、EISA B.ISA、CPI、VESA、EISA C.ISA、SCSI、RAM、MIPS D.ISA、EISA、PCI、PCI-Express假设某系统总线在一个总线周期中并行传输4字节信息,一个总线周期点用2个时钟周期,总线时钟频率为10MHz,则总线带宽是B。A.10MB/s B.20MB/s C.40MB/s D.80

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论