FPGA的电源定序电路-设计应用_第1页
FPGA的电源定序电路-设计应用_第2页
FPGA的电源定序电路-设计应用_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

精品文档-下载后可编辑FPGA的电源定序电路-设计应用系统设计师必须考虑加电和断电期间芯核电源和I/O源之间的定时差和电压差（换言之，就是电源定序）问题。当电源定序不当时，就有可能发生闭锁失灵或电流消耗过大的现象。如果两个电源加到芯核接口和I/O接口上的电位不同时，就会出现触发闭锁。定序要求不相同的FPGA和其他元件会使电源系统设计更加复杂化。为了排除定序问题，你应当在加电和断电期间使芯核电源和I/O电源之间的电压差。图1所示的电源将3.3V输入电压调节到1.8V芯核电压，并在加电和断电期间跟踪3.3VI/O电压，以使两电源线之间的电压差。图1所示电源包含IC1和IC2两块IC，它们分别是TPS2034电源开关和TPS54680降压型开关稳压器。IC1产生IC2在起动期间跟踪的慢斜坡电压。6ms的斜坡时间可使加到电源开关大电容和电源输出端的涌入电流降到值。慢斜坡电压能使FPGA吸收的瞬态电流。电源开关TPS2034确保在IC2具有足够大的偏置电压运作并产生芯核电压之前，I/O电压不会加到负载上。假如J1的输入电压为3.3V，则J2连接器上的电压浮动就会使IC1起动。I/O电源电压J3就慢慢上升，直到达到3.3V为止。由于I/O电压上升，芯核的电源电压相应升高，直到1.8V为止（图2）。TPS54680的TRACKIN引脚内包含有一个模拟多路转换器，以便实现跟踪功能。图1这种电源定序电路可消除闭锁问题，并可减少FPGA起动瞬态电流。

图2当I/O电源电压下降时，芯核电压相应减小。

图3

人人文库> 全部分类> 专业文献 > 通信电子

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论