第3章集成逻辑门电路

第3章集成逻辑门电路第一页，共150页。3.1概述3.2半导体二极管门电路3.3TTL集成门电路3.4CMOS门电路3.5各逻辑门的性能比较2第二页，共150页。作业3-53-63-83-113-133-153-163-773第三页，共150页。3.1概述用来实现基本逻辑运算和复合逻辑运算的单元电路称为门电路。常用的门电路有与门、或门、非门、与非门、或非门、与或非门、异或门等。从制造工艺方面来分类，数字集成电路可分为双极型、单极型和混合型三类。4第四页，共150页。3.2半导体二极管门电路

3.2.1正逻辑与负逻辑在数字电路中，用高、低电平来表示二值逻辑的1和0两种逻辑状态。获得高、低电平的基本原理电路如图表示。开关S为半导体二极管或三极管，通过输入信号控制二极管或三极管工作在截止和导通两个状态，以输出高低电平。5第五页，共150页。若用高电平表示逻辑1，低电平表示逻辑0，则称这种表示方法为正逻辑；反之，若用高电平表示0，低电平表示1，则称这种表示方法为负逻辑。若无特别说明，本书中将采用正逻辑。3.2.1正逻辑与负逻辑6第六页，共150页。由于在实际工作时只要能区分出来高、低电平就可以知道它所表示的逻辑状态了，所以高、低电平都有一个允许的范围。正因如此，在数字电路中无论是对元器件参数精度的要求还是对供电电源稳定度的要求，都比模拟电路要低一些。正逻辑负逻辑7第七页，共150页。3.2.2半导体二极管的开关特性

1.二极管的符号正极-P极负极-N极8第八页，共150页。2.二极管的伏安特性600400200–0.1––50–100二极管/硅管的伏安特性V/VI/mA正向特性死区电压反向特性反向击穿特性9第九页，共150页。二极管（PN结）的单向导电性：PN结外加正偏电压（P端接电源正极，N端接电源负极）时，形成较大的正向电流，PN结呈现较小的正向电阻；外加反偏电压时，反向电流很小，PN结呈现很大的反向电阻。2.二极管的伏安特性-二极管的单向导电性正极-P极负极-N极10第十页，共150页。3.二极管等效电路图3-5二极管伏安特性的几种等效电路11第十一页，共150页。导通电压VON硅管取0.7V锗管取0.2V结论：只有当外加正向电压（P极电压大于N极电压）大于VON时，二极管才导通。二极管导通后具有电压箝位作用。12第十二页，共150页。4.二极管的动态特性在动态情况下，亦即加到二极管两端的电压突然反向时，电流的变化过程如图所示。13第十三页，共150页。因为半导体二极管具有单向导电性，即外加正向电压时导通，外加反向电压时截止，所以它相当于一个受外加电压极性控制的开关。5.半导体二极管的开关特性14第十四页，共150页。VCC=5V当vI为高电平（取VCC）时，VD截止，vO为高电平。当vI为低电平（取0V）时，VD导通，vO=0.7V，为低电平。5.半导体二极管的开关特性15第十五页，共150页。3.2.3二极管与门电路二极管与门电路及逻辑符号与门真值表16第十六页，共150页。与门原理分析上图中A、B是输入逻辑变量，F是输出逻辑函数。当A、B中只要有一个为低电平（例如0V）时，相应的二极管必然导通，输出F则为低电平（即为二极管的导通电压，取0.7V）；只有当输入A、B都同时为高电平（例如VCC）时，两个二极管都截止，输出F为高电平（VCC），实现了逻辑与的功能，即：F=AB。17第十七页，共150页。3.2.4二极管或门电路二极管或门电路及逻辑符号或门真值表18第十八页，共150页。图中A、B为输入逻辑变量，F为输出逻辑函数，A、B中只要有一个输入高电平（例如VCC）时，相应的二极管导通，使F输出高电平（VCC-0.7V），只有当A、B都输入低电平（例如0V）时，由于R接的电源为-VEE，两个二极管都导通，F输出为低电平（-0.7V），实现了逻辑或的功能，即：F=A+B。或门原理分析19第十九页，共150页。3.3TTL（Transistor-Transistor-Logic)集成门电路由于TTL集成门电路中采用双极型三极管作为开关器件，所以在介绍TTL电路之前，我们首先介绍一下双极型三极管的开关特性。20第二十页，共150页。3.3.1双极型三极管的开关特性1.双极型三极管的结构一个双极型三极管含有三个电极，分别为发射极（e）、基极（b）和集电极（c），分为NPN型和PNP型两种。由于它们在工作时有电子和空穴两种极性不同的载流子参与导电，故称为为双极型三极管。21第二十一页，共150页。

图3.9双极型三极管的两种类型箭头表示PN结的正偏方向发射结集电结22第二十二页，共150页。2.双极型三极管的输入特性和输出特性

1)输入特性曲线以NPN管为例，若以发射极（e）作为输入回路和输出回路的公共电极，则称该电路为共发射极电路。可以测出表示输入电压vBE和输入电流iB之间的特性曲线。此曲线称为输入特性曲线。输入回路输出回路23第二十三页，共150页。三极管的输入特性曲线与PN结（二极管）的伏安特性曲线很相似，分析时可采用PN结（二极管）的等效模型。24第二十四页，共150页。也可测出共发射极电路在不同iB值下集电极电流iC和集电极电压vCE之间关系的曲线，此曲线称为输出特性曲线。2)输出特性曲线iB取不同值时对应不同的曲线25第二十五页，共150页。三极管输出特性上的三个工作区截止区：发射结反偏，集电结反偏iC/mAuCE/V0放大区iB=0µA20µA40µA截止区饱和区60µA80µA放大区：发射结正偏，集电结反偏饱和区：发射结正偏，集电结正偏。26第二十六页，共150页。三极管输出特性上的三个工作区放大区：iC=·iB饱和区：VCES=0.3V截止区：ICEO≤1µAiC/mAuCE/V0放大区iB=0µA20µA40µA截止区饱和区60µA80µA27第二十七页，共150页。3.双极型三极管的开关电路用NPN型三极管取代下图中的开关S，就得到了三极管开关电路。28第二十八页，共150页。当vI为低电平时，三极管工作在截止状态（截止区），输出高电平vOVCC。当vI为高电平时，三极管工作在饱和导通状态（饱和区），输出低电平vO0V（VCES）。3.双极型三极管的开关电路三极管相当一个受vI控制的开关29第二十九页，共150页。双极型三极管的开关等效电路截止状态饱和导通状态30第三十页，共150页。4.双极型三极管的动态开关特性在动态情况下，亦即三极管在截止与饱和导通两种状态间迅速转换时，三极管内部电荷的建立和消散都需要一定的时间，因而集电极电流ic的变化将滞后于输入电压vI的变化，在接成三极管开关电路以后，开关电路的输出电压vo的变化也必然滞后于输入电压的变化，如图所示。这种滞后现象是由于三极管的b-e间、c-e间都存在结电容效应的原因。31第三十一页，共150页。32第三十二页，共150页。4.三极管非门电路由三极管开关电路组成的最简单的门电路就是非门电路（反相器）。当输入A为低电平时，三极管截止，F输出为高电平；当输入A为高电平时，三极管饱和导通，输出F为低电平。实现了逻辑非功能。33第三十三页，共150页。5.二极管－三极管门电路

(1)与非门电路将二极管与门的输出与三极管非门的输入连接，便构成了二极管－三极管与非门电路。34第三十四页，共150页。（2）或非门电路将二极管或门的输出与三极管非门的输入连接，便构成了二极管－三极管或非门电路。35第三十五页，共150页。3.3.2TTL与非门的电路结构和工作原理1.电路结构输入级V1、R1倒相级V2、R2、R3输出级V4、V5、VD3、R4保护二极管:VD1、VD2图3-18所示36第三十六页，共150页。图中，输入端接有用于保护的二极管VD1和VD2。当输入端加正向电压时，相应二极管处于反向偏置，具有很高的阻抗，相当于开路；如果一旦在输入端出现负极性的干扰脉冲，VD1和VD2便会导通，使A、B两端的电位被钳制在-0.7V左右，以保护多发射极晶体管V1不致被损坏。37第三十七页，共150页。2.工作原理任意一个输入端加入低电平，例如A=vI=0.3V，则vB1=0.3+0.7=1VvB1=1VV2、V5截止

V4、VD3导通vo=VCC–VR2–

Vbe4–VVD3

5–0.7–0.7=3.6VF=1(高电平）较小设PN结导通电压为0.7V，三极管饱压降为0.3V38第三十八页，共150页。vB1=2.1Vvo=0.3VvC2=1VV2,V5导通，三个PN结的箝位作用使vB1=2.1V，V1发射结反偏。vC2=vCE2+vBE5=0.3+0.7=1V，不足以使V4、VD3同时导通V5导通，V4、VD3截止，vo=0.3V,F=0低电平2）两输入端同时输入高电平，A=B=vI=3.6V，39第三十九页，共150页。3.其它几个系列与非门的主要区别（1）CT54H/74H高速系列2输入门①电路中所有的电阻值都减少了。②输出级V5管的有源负载改由V3和V4组成的复合管，通常叫做达林顿图腾柱结构，进一步提高了驱动负载的能力和工作速度，但其功耗增加了一倍以上，目前，这类产品的生产已经很少了。40第四十页，共150页。图3-19CT54H/74H高速系列输入与非门41第四十一页，共150页。2)肖特基系列2输入与非门。42第四十二页，共150页。3.3.3TTL与非门的静态特征1.电压传输特性如果将图3-18所示与非门的输入A（或B）接高电平3.6V，则输出电压随输入端B（A）所加电压的变化而变化的特征曲线，叫做TTL与非门的电压传输特性。43第四十三页，共150页。(1)AB段当vI<0.6V时，因V1管已处于极深度饱和状态，饱和压降只有0.1V，故使vC1<0.7V，V2和V5管都截止，VD3和V4管导通，输出为高电平。

故段称为电压传输特性的截止区。44第四十四页，共150页。(2)BC段当0.6V<vI<1.3V时，0.7V<vC1<1.4V，由于V2管的发射极电阻R3直接接地，故V2管开始导通，并处于放大状态，所以其集电极电压vC2和输出电压vO随输入电压的增高而线性地降低，但V5管仍截止，此段称为线性区。45第四十五页，共150页。(3)CD段当1.3V<vI<1.4V时，V2和V5管均处于饱和导通，vC2=vbe5+VCES2=1V，V4管和VD3管均截止，输出急剧下降为低电平，vO=VCES5=0.3V，故称此段为转折区D点对应的输入电压VTH叫阈值电压，VTH

1.4V。46第四十六页，共150页。DE段当vI大于1.4V以后，vb1被钳位在2.1V，V2和V5管均饱和,vO=VCES5=0.3V，故段称为饱和区。47第四十七页，共150页。从电压传输特性上可以看与非门的三个主要参数：输出高电平VOH=3.6V，输出低电平VOL=0.3V；阈值电压VTH=1.4V。48第四十八页，共150页。2.TTL与非门的噪声容限TTL与非门在使用中，其输入端有时会受到杂散电磁场和其它环境干扰源的影响，当上述噪声电压超过一定限度时，就会破坏与非门输出与输入之间正常的逻辑关系，通常将不致影响输出逻辑状态时输入端所允许的最大噪声电压，叫做TTL与非门的噪声容限。49第四十九页，共150页。图3-24说明直流噪声容限定义的示意图50第五十页，共150页。高电平的噪声容限低电平的噪声容限51第五十一页，共150页。显然，如果在两个门电路之间的互连线上出现了大于VNH的负向干扰脉冲时，就会引起被驱动门的输出逻辑状态出现错误。如果在两个门电路之间的互连线上出现了大于VNL的正向干扰脉冲时，也会引起被驱动门的输出逻辑状态出现错误。52第五十二页，共150页。高电平的噪声容限低电平的噪声容限CT74通用系列门电路53第五十三页，共150页。3.输入特性和输出特性为了能正确使用TTL与非门，必须了解其电气特性，下面将分别讨论TTL与非门的输入特性和输出特性。54第五十四页，共150页。（1）输入特性约定vI和iI的方向如图所示。把输入电流iI与输入电压vI之间的关系曲线，叫做TTL与非门的输入特性曲线。+-iI55第五十五页，共150页。IISIILIIS：输入短路电流。IIL:输入低电平电流56第五十六页，共150页。VTHIIHIIH：输入高电平电流（输入漏电流）,V1为倒置工作状态VTH：阈值电压(1.4V)。57第五十七页，共150页。（2）输出特性输出电压vO随输出负载电流的变化而变化的关系曲线，叫做输出特性。输出特性说明了电路带负载的能力。由于逻辑门电路输出可为高电平，也可为低电平，因此，输出特性也应分为输出高电平时的输出特性和输出低电平时的输出特性两种情况来讨论。58第五十八页，共150页。1）输出高电平时的输出特性当与非门的输入端中只要有一个为低电平，若vI＝0.3V时，则V2和V5管都截止，V4管和VD3管都导通，输出为高电平。59第五十九页，共150页。其等效电路如图3-26a所示。负载电流由V4管的发射极经二极管VD3流入负载，故称这类负载为拉电流负载。这时的V4管是工作在射极输出状态，电路的输出电阻很低，在负载电流较小的情况下，输出高电平随负载电流的增大而变化很小。60第六十页，共150页。当负载电流进一步增大到某一数值以后，V4管的集电结bc4由反向偏置变为正向偏置，即由放大状态进入了饱和状态而失去了发射极跟随低输出电阻的功能。输出高电平将随着负载电流的增大而迅速线性下降。在实际使用时，应将这类门电路输出高电平时的负载电流限制在400A以内。61第六十一页，共150页。2）输出低电平时的输出特性当TTL与非门的输入端都输入高电平vI＝3.6V时，V2和V5管都饱和导通，V4管截止，输出低电平。62第六十二页，共150页。由于输出低电平时负载电流是由负载流入V5管，故称这类负载为灌电流负载。63第六十三页，共150页。空载时的输出低电平常小于0.3V，带有负载时的输出低电平与V5管的饱和电阻值有关，在环境温度25C时，V5管的饱和电阻值约为8左右，所以，随着负载电流绝对值的增加，输出低电平会稍有升高，iL通常小于12mA。64第六十四页，共150页。4.门电路的扇出系数扇出系数NO的定义是：“一个门电路能驱动与其同类门的个数”。它标志着一个门电路的带负载能力。计算扇出系数分为输出高电平时的扇出系数及输出低电平时的扇出系数，并取两者较小的作为电路的扇出系数。TTL门电路的扇出系数一般都大于8。65第六十五页，共150页。假定驱动门电路输出高电平的最大负载电流为IOH，输出低电平的最大负载电流为IOL；负载门输入端数为m，输入高电平时的漏电流为IIH，输入低电平的电流为IIL。则各门电路的扇出系数计算方法为：反相器：66第六十六页，共150页。与非门或非门67第六十七页，共150页。补充：或非门电路68第六十八页，共150页。例题：某2输入与非门能驱动多少个同样的与非门？已知与非门：

IIL

-1.6mA，IIH40A，IOL（max)=16mA，IOH（max)=-0.4mA，输出电阻可忽略。解：已知与非门有2个输入端，因此m=2。1)当驱动门输出高电平时，其扇出系数为：2)当驱动门输出低电平时，其扇出系数为：该与非门能驱动5个同样的与非门。69第六十九页，共150页。例题：某2输入或非门能驱动多少个同样的或非门？已知或非门：

IIL

-1.6mA，IIH40A，IOL（max)=16mA，IOH（max)=-0.4mA，输出电阻可忽略。解：已知或非门有2个输入端，因此m=2。1)当驱动门输出高电平时，其扇出系数为：2)当驱动门输出低电平时，其扇出系数为：该或非门能驱动5个同样的或非门。70第七十页，共150页。5.输入负载特性当用TTL与非门来组成一些较复杂的逻辑电路时，有时需要在信号与输入端或输入端与地之间接一电阻。71第七十一页，共150页。CT74系列与非门的输入负载特性如图所示。72第七十二页，共150页。开门电阻：为保证与非门输出为额定低电平所允许的RI的最小阻值，定义为开门电阻，用RON表示，该阻值一般可通过实验测得。一般取RON=2K，当RI>>RON时认为输入为高电平，当RI<<RON时认为输入为低电平。TTL与非门的输入端悬空，相当于在其输入端接一个阻值为无穷大的电阻，也就是相当于接高电平。73第七十三页，共150页。6.门电路多余输入端的处理TTL门电路的实际产品在使用时，如果有多余的输入端不用，一般不应悬空，以防干扰信号的串入，引入错误逻辑。不同逻辑门电路的多余输入端有不同的处理方法。74第七十四页，共150页。（1）TTL与门及与非门的多余输入端有以下几种处理方法1）将其经1～3k的电阻接至电源正端。2）接输入高电平VIH。3）与其它信号输入端并接使用。75第七十五页，共150页。（2）TTL或门及或非门的多余输入端应接低电平或与其他输入端并接使用。（3）与或非门一般有多个与门，使用时如果有多余的与门不用，其输入端必须接低电平，否则与或非门的输出将是低电平；如果某个与门有多个输入端不用，其处理方法与与门相同。76第七十六页，共150页。3.3.4TTL与非门的动态特性在门电路的实际应用中，输入端所加的信号总是要不断地从一个状态转换到另一个状态，而输出状态是否能跟得上输入信号状态的变化？输出电压和输出电流的变化如何？这是门电路实际使用中必须关心的问题。通常将门电路的输出电压和输出电流对输入信号的响应曲线，叫做门电路的动态特性。77第七十七页，共150页。1.传输延迟时间如果将理想矩形波的电压信号加到TTL与非门的输入端，由于三极管内部存储电荷的积累和消散都需要时间，而且二极管、三极管和电阻等元器件都有寄生电容存在，故输出电压的波形不仅要比输入电压的波形滞后，而且上升沿和下降沿均变得更斜。78第七十八页，共150页。对于反相器来说，将输入电压波形上升沿的中点与输出电压波形下降沿的中点之间的时间差定义为输出由高电平到低电平的延迟时间，用tPHL表示；79第七十九页，共150页。将输入电压波形下降沿的中点与输出电压波形上升沿的中点之间的时间差，定义为输出由低电平到高电平的延迟时间，用tPLH表示。80第八十页，共150页。在数字电路中有时也用平均传输延迟时间tPD=(tPHL+tPLH)/2来表示门电路的传输延迟时间。TTL门电路的平均传输延迟时间一般都小于30ns。81第八十一页，共150页。2.电源的动态尖峰电流各系列TTL集成电路的电源电压一般采用＋5V，因此，这类集成电路所消耗的功率多用空载电源电流ICC来表示。对CT74系列的逻辑门电路来讲，当输出高电平VOH时，V1管饱和，V2和V5管截止，V4管导通，此时的电源电流ICCH=IR1=1mA，当输出低电平VOL时，V1管处于倒置工作状态，V2和V5管都饱和导通，V4管截止，此时的电源电流ICCL=IR1+IR2=0.725mA+2.5mA=3.225mA82第八十二页，共150页。然而在动态工作情况下，特别是当输入信号由高电平转换为低电平的过程中，由于V1管处于深度饱和状态，为V2管基区存储电荷的迅速消散提供了一个低阻回路，使V2管迅速截止、VD3和V4管迅速导通。而V5管因原来处于深度饱和状态，且基区存储的大量电荷因无低阻消散回路尚不会迅速截止，因而会出现VD3、V4和V5管同时瞬时导通的情况。使电源产生一个很大的峰值电流，从页使电源的平均电流和平均功耗都增大，信号重复频率越高其值就越大，而且在电路内部它还会产生干扰。83第八十三页，共150页。图3-31在与非门中电源产生的动态尖峰电流要减小它的影响，必须降低电源的内阻和电路连线的内阻，并在电源与地之间加接高频滤波电路。84第八十四页，共150页。3.3.5集电极开路门和三态门

1.集电极开路门-OC门（OpenCollector）普通门电路是不允许将输出连接使用，否则当一个门的输出是高电平，而另一个门的输出低电平时，将产生一个大的输出电流直接流入输出低电平逻辑门的V5管，不仅会使导通门输出低电平严重抬高，出现逻辑错误，而且输出高电平门的V4管也有被烧坏的危险。85第八十五页，共150页。为将输出端连接使用，并增加门电路的驱动能力，可以将TTL与非门的有源负载去掉，使驱动管V5改为集电极开路输出，称其为集电极开路门，简称OC门。86第八十六页，共150页。实际使用时，OC门的输出端应外接上拉电阻RL至电源VCC。87第八十七页，共150页。如果将多个集电极开路门的输出端并联，便具有与输出功能，因此称为“线与”。88第八十八页，共150页。如果采用负逻辑约定，可实现“线或”功能。OC门可用于数据总线系统中，还可用于高压驱动器、七段译码驱动器等多种逻辑器件的输出以及电平转换电路。OC门SN7407最大负载电流40mA，截止时耐压30V，有较强的驱动能力。89第八十九页，共150页。为了使线与输出的高、低电平值能满足所在数字系统的要求，对RL数值的选择应进行粗略的计算。RL与并联在一起的驱动门的个数n、所接负载门的输入端数m、负载门的个数M以及线与输出的逻辑状态有关。计算时，在保证线与逻辑电路能正常工作的条件下，分别求出线与输出高电平时负载电阻值和输出低电平负载电阻值，然后选择一个合适电阻。90第九十页，共150页。（1）当驱动门输出高电平时求负载电阻的最大值RLmax当驱动门输出高电平时，应使得VOHVOHmin驱动门个数负载门输入端数91第九十一页，共150页。（2）当驱动门输出低电平时

考虑电路工作最不利的情况:假定只有一个OC门输出低电平，此时流入此门V5管的集电极电流为最大求负载电阻的最大值RLmax当某驱动门输出低电平时，应使得VOLVOLmax负载门个数92第九十二页，共150页。由以上分析可知，当n个OC门做线与连接时，其上拉电阻RL的取值应为:

93第九十三页，共150页。例3-1由三个集电极开路门组成线与输出，三个CT74系列与非门作为负载，其电路连接如图所示。设线与输出的高电平VOHmin=3.0V，每个集电极开路门截止时其输出管流入的漏电流IOH=2mA；在满足VOL0.4V的条件下，驱动管V5饱和导通时所允许的最大灌电流IOLmax=16mA。负载门的输入特性如图所示。试计算线与输出时的负载电阻RL。94第九十四页，共150页。解：由图3-25所示输入特性可得IIH=40A,IIL=-1.5mA。根据以上计算，0.4KRL8.1K，故可选2K95第九十五页，共150页。2.三态输出门-TSL门（ThreeStateLogic门）在数字系统中，为了使各逻辑部件在总线上能相互分时传输信号，就必须有三态输出逻辑门电路，简称三态门。所谓三态门，即其输出不仅有高电平和低电平两种状态，还有第三种状态—高阻输出状态。96第九十六页，共150页。1)三态与非门电路及逻辑符号使能端高电平有效97第九十七页，共150页。EN=1时,附加电路无作用。电路功能同与非门。EN=0时,V4、V5均截止，电路输出为高阻状态98第九十八页，共150页。使能端低电平有效在数字系统中，当某一逻辑器件被置于高阻状态时，就等于把这个器件从系统中除去，而与系统之间互不产生任何影响。99第九十九页，共150页。2)利用三态门构成总线系统100第一百页，共150页。

图3-41三态输出四总线缓冲器组成的两数据双向传输电路

101第一百零一页，共150页。3.4CMOS门电路3.4.1MOS管的开关特性

以金属-氧化物-半导体场效应晶体管（MetalOxide-SemiconductorField-EffectTransistor，简称CMOS管）作为的开关器件，在数字系统中已得到广泛应用。与有触点的开关相比，其在速度和可靠性方面都具有优越性。102第一百零二页，共150页。1.绝缘栅场效应管(MOS)开关特性双极型三极管为电流控制电流源MOS型三极管为电压控制电流源1）MOS管的结构及分类N沟道、P沟道增强型绝缘栅场效应管DBSGN沟道SGDBP沟道103第一百零三页，共150页。图3-42MOS管开关电路及其输出特性曲线2)NMOS管的输出特性说明图中的VT应换成VTH。104第一百零四页，共150页。(1)vI=vGS<VTH,管子截止，

vo≈VDD,(开关断开)

(2)vI

>VTH,恒流区,放大

(3)vI

再增加，MOS管的导通电阻Ron下降,

当RD>>Ron，VOL≈0,(开关闭合)

3)

MOS三极管的基本开关电路105第一百零五页，共150页。MOS管相当于一个由栅源电压vGS控制的无触点开关，当输入信号为低电平时，MOS管截止，相当于开关“断开”，输出为高电平；当输入信号为高电平时，MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。图中Ron为MOS管导通时的等效电阻，约为1KΩ。106第一百零六页，共150页。图3-44MOS管的开关电路4)MOS管开关电路的动态特性107第一百零七页，共150页。5)三极管、MOS管的比较cbNPN+++edBsgN沟道(增强型)+++sgdBP沟道(增强型)---电流控制电流源电压控制电流源

cbePNP---108第一百零八页，共150页。3.4.2 CMOS反相器的电路结构及工作原理CMOS反相器是组成CMOS数字集成系统最基本的逻辑单元电路。由NMOS管和PMOS管组合而成。109第一百零九页，共150页。当vI为高电平时，VN导通，VP截止，vO为低电平。当vI为低电平时，VP导通，VN截止，vO为高电平。由于CMOS反相器工作时总是只有一个管子导通，而另一个管子截止，故通常称之为互补式工作方式，因而把这种电路叫做互补对称式金属-氧化物-半导体电路，简称CMOS电路。110第一百一十页，共150页。3.4.3 COMS反相器的传输特性用以描述COMS反相器输出电量与输入电量之间关系的特性曲线，称为传输特性。输出电压vO随输入电压vI的变化而变化的关系曲线，叫做电压传输特性。电源流入反相器的功耗电流IDD与输入电压vI之间的关系曲线，叫做电流传输特性。111第一百一十一页，共150页。1.CMOS反相器的电压传输特性电压传输特性分为5个工作区域：AB段，vI<VTN，VN管截止，而|vGSP|=|vI-VDD|>|VTP|，VP管导通，输出为高电平。112第一百一十二页，共150页。BC段，vI>VTN，VN管开始导通，但vO下降不多，而|vGSP|>|VTP|，VP管导通，输出为高电平。113第一百一十三页，共150页。CD段随着vI的继续升高，输出vO将进一步下降，VN和VP管均导通，并工作在饱和区，所以vO随vI改变而急剧变化，这一区段称为传输特性的转折区或放大区。转折区的中点约在vI=1/2VDD,vO=1/2VDD的位置上。114第一百一十四页，共150页。

DE段vI继续增加时，vO将进一步下降，VN管进入了低内阻的线性区，VN仍工作在饱和区，输出vO趋于低电平。115第一百一十五页，共150页。EF段当输入电压增加到高电平（如VDD）时，VN导通且工作在线性区，|vGSP|=|vI-VDD|<|VTP|，VP管截止，输出为低电平，近似为0Ｖ。116第一百一十六页，共150页。CMOS器件的电源电压从3V到18V都能正常工作，当电源电压VDD取不同数值时，CMOS反相器的电压传输特性如图所示。由图可以看出，随着电源电压VDD的增加，其噪声容限VNL和VNH也都相应地增大。117第一百一十七页，共150页。2.COMS反相器的电流传输特性漏极电流iD随输入电压vI的变化而变化的关系曲线，叫做电流传输特性。118第一百一十八页，共150页。（1）AB段，VN管截止，VP管导通，电源经VN管和VP管到地只有一个微小的漏电流流过，此电流几乎等于零。（2）BC段和DE段，VN管和VP管都同时导通，所以漏极电流较大，而且在VDD/2附近达到最大值。（3）EF段，VP管截止，漏极电流近似为0.119第一百一十九页，共150页。由以上的分析可知，CMOS反相器在静态工作情况下，无论其输出是低电平或是高电平，其功耗都极小，这是CMOS反相器得以广泛运用的主要原因之一。120第一百二十页，共150页。3.4.4CMOS与非门及或非门1. CMOS与非门当输入A、B中只要有一个输入为低电平时，两个串联的NMOS驱动管中相应的一个截止，两个并联的PMOS负载管相应的一个导通，输出为高电平121第一百二十一页，共150页。只有当A、B的输入同时为高电平时，NMOS管均导通，PMOS管都截止，输出为低电平。122第一百二十二页，共150页。2.CMOS或非门当输入A、B中只要有一个输入为高电平时，两个串联的PMOS驱动管中相应的一个截止，两个并联的NMOS负载管相应的一个导通，输出为低电平。只有当A、B的输入同时为低电平时，PMOS管均导通，NMOS管都截止，输出为高电平。123第一百二十三页，共150页。3.4.5CMOS传输门和双向模拟开关当C为低电平时，VN和VP管均截止，输入与输出之间为高阻状态，相当于开关断开。124第一百二十四页，共150页。当C为高电平时，对于0至VDD之间的输入信号，两管总有一个导通，所以vI=vO，相当于开关闭合。VN管导通条件：VP管导通条件：125第一百二十五页，共150页。由于结构的对称性，传输门可作为双向传输器件使用，即输入和输出可以互换。用CMOS传输门和反相器可构成双向模拟开关。采用数字信号控制，传输模拟信号。126第一百二十六页，共150页。当控制端C加高电压平时，开关导通，输入信号vI便传输到输出端，vI≈vO；当控制端C加低电平时，输入与输出之间被阻断，输出呈高阻状态，相当于开关断开。127第一百二十七页，共150页。3.4.6CMOS漏极开路门（OD门）128第一百二十八页，共150页。3.4.7CMOS三态门（TS门）和TTL门电路一样，CMOS电路三态输出门。1.在CMOS反相器的基础上增加一个附加的N沟道增强型MOS驱动管VN’和一个附加的P沟道增强型MOS负载管VP’。129第一百二十九页，共150页。三态门原理分析当使能端为低电平时，VN’和VP’管导通，电路实现反相功能。（低电平有效）当使能端为高电平时，VN’和VP’管均截止，电路为高阻状态。低电平有效130第一百三十页，共150页。2.在CMOS反相器的输出端串接一个CMOS双向模拟开关实现三态输出。当使能端为低电平时，TG门导通，电路实现反相功能。（低电平有效）当使能端为高电平时，TG门截止，电路为高阻状态。131第一百三十一页，共150页。3.增加附加管和门电路组成的CMOS三态门（1）在CMOS反相器的基础上附加一个负载管VP及控制用的或非门。当使能端为低电平时，或非门打开，VP管导通，F=A。（低电平有效）当使能端为高电平时，或非门封锁，电路为高阻状态。132第一百三十二页，共150页。(2)在CMOS反相器的基础上附加一驱动管VN’及控制用的与非门，也能组成CMOS三态门。当使能端为高电平时，与非门打开，VN’管导通，F=A。（高电平有效）当使能端为低电平时，与非门封锁，电路为高阻状态。高电平有效133第一百三十三页，共150页。3.4.8 CMOS门电路的构成规律与使用时的注意事项1.CMOS门电路的构成规律(1)驱动管串联，负载管并联；驱动管并联，负载管串联。(2)驱动管先串后并，负载管先并后串；驱动管先并后串，负载管先串后并。

驱动管相串为“与”，相并为“或”，先串后并为先“与”后“或”，先并后串为先“或”后“与”。驱动管组和负载管组连接点引出输出为“取反”。134第一百三十四页，共150页。2.使用CMOS集成电路的注意事项由于CMOS输入端很容易因感应静电而被击穿。使用时要注意以下几点：（1） 采用金属屏蔽盒储存或金属纸包装，防止外来感应电压击穿器件。（2） 工作台面不宜用绝缘良好的材料，如塑料、橡皮等，防止积累静电击穿器件。135第一百三十五页，共150页。(3)不用的输入端或者多余的门都不能悬空；输出级所连电容负载不能大于500pF，否则，输出级功率过大会损坏电路。(4)焊接时，应采用20W或25W内热式电烙铁，烙铁要接地良好，烙铁功率不能过大。(5)调试时，所用仪器仪表、电路箱、板都应良好接地。136第一百三十六页，共150页。(6)严禁带电插、拔器件或拆装电路板，以免瞬态电压损坏CMOS器件。(7)在CMOS门电路与TTL逻辑电路混用时，一般要注意逻辑电平的匹配。13