大学计算机原理-数字逻辑课件-第二章组合逻辑

大学计算机原理--数字逻辑课件--第二章组合逻辑第一页，共115页。第二章组合逻辑组合逻辑分析组合逻辑设计考虑特殊问题的逻辑设计组合逻辑中竟争冒险常用的中规模组合逻辑标准构件第二页，共115页。组合逻辑分析组合逻辑电路的定义：

是指电路在任何时刻产生的稳定输出信号，仅取决于该时刻电路的输入信号。组合电路••••••X1XnZ1Zm第三页，共115页。组合逻辑分析一般分析步骤：

阅读组合逻辑电路图

列写逻辑表达式

列出真值表

指出电路的逻辑功能

做出对逻辑电路图的评价和改进第四页，共115页。组合逻辑分析P1P2P3s=P1•

P2=P1+P2=AB+ABc=P3=ABABsc0000011010101101s=AB分析下图逻辑功能HAscAB半加器sc••BBAA第五页，共115页。组合逻辑分析HAsiciAiBiHASiCiCi-1Si=Ai

BiCi-1=siCi-1+siCi-1=(AiBi+AiBi)Ci-1+(AiBi+AiBi)Ci-1=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1Ci=siCi-1+ci=(AiBi+AiBi)Ci-1+AiBi=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-10000000110010100110110010101011100111111AiBiCi-1SiCiFACi-1CiSiAiBi全加器第六页，共115页。组合逻辑分析列写逻辑表达式分析下图逻辑功能第七页，共115页。组合逻辑分析译码器的分析ABm0=BAm1=BAm2=BAm3=BA译中为“1”输出译中为“0”输出n-to-2n的译码器，对于每一种输入可能，只有一个输出信号被译中译码器AB01232-4译码器n个输入，2n个输出，功能相当于最小项产生器第八页，共115页。组合逻辑分析数据选择器的分析ABY00011011D0D1D2D3D0D1D2D3ABY=AB•D0+AB•D1+AB•D2+AB•D3D0D1D2D3数据选择器AB4-to-1第九页，共115页。组合逻辑分析多路分配器的分析D

译码器AB多路分配器0123DABY0Y1Y2Y3第十页，共115页。第二章组合逻辑组合逻辑分析组合逻辑设计考虑特殊问题的逻辑设计组合逻辑中竟争冒险常用的中规模组合逻辑标准构件第十一页，共115页。组合逻辑设计一般设计步骤：

根据功能描述列出真值表

根据真值表化简逻辑函数为最简的“与-或”表达式

根据选用的门电路的类型及其实际问题的要求，将函数转化成所需要的表达式

画出逻辑图第十二页，共115页。组合逻辑设计例：设计一位全减器，它有三个输入端：被减数A，减数B，低位借位C；输出：差F，向高位的借位C’.0011110011011000ABCFC’0000010100110010110111012345670264137502641375FCAB1111ABCC’1111F=ABC+ABC+ABC+ABCC’=AB+AC+BC第十三页，共115页。组合逻辑设计FABCABCABCABCABACBCC’第十四页，共115页。组合逻辑设计例：已知X=x1x2

和Y=y1y2

是两个正整数，写出判断X>Y的逻辑表达式。x1x2y1y2F1x01110x0010111x1y1x1x2y1y2x1x2y1y2F=x1y1+x1x2y1y2+x1x2y1y2111111x1y1y2x2F=x1y1+x1x2y2+x2y1y2X>Y的简化真值表第十五页，共115页。组合逻辑设计例：某学期考试四门课程：数学：7学分；英语：5学分；政治：4学分；体育：2学分每个学生总计要获得10个以上学分才能通过本学期考试。要求写出反映学生是否通过本学期考试的逻辑函数。设A、B、C、D分别为四门课，“1”

表示通过此门课通过，“0”

表示不通过；F为“1”时表示本学期考试通过，“0”为没通过。

00000000100010000110010000101001100011111000010010101011011111001110111110111111ABCDF0412815139371511261410ABCD1111111F=AB+AC+BCD第十六页，共115页。例：民航客机安全起飞装置在同时满足下列条件时，允许发出滑跑信号：①发动机开关接通②飞行员入座，且座位保险带已扣上③乘客入座，且座位保险带已扣或座位无人试写出允许发出滑跑信号的逻辑表达式。安全起飞装置逻辑

f(S,A,B,Mi,Ni)SABM1..MnN1..NnF

第十七页，共115页。组合逻辑设计第十八页，共115页。逻辑函数的“与非”门实现原函数二次反演，一次展开：例如：F=AB+BC+CD+DAF=AB+BC+CD+DA=AB•BC•CD•DAABBCCDDAF组合逻辑电路的等价变化第十九页，共115页。组合逻辑电路的等价变化ABCD11111111111111F=ABCD+ABCDF=ABCD+ABCD=ABCD•ABCDA

B

C

DABCDF逻辑函数的“与非”门实现第二十页，共115页。例：采用或非门实现方法一：对F两次求对偶

ABCABCF第二十一页，共115页。——F的“或-与”表达式方法二：对F两次求反第二十二页，共115页。第二章组合逻辑组合逻辑分析组合逻辑设计考虑特殊问题的逻辑设计组合逻辑中竟争冒险常用的中规模组合逻辑标准构件第二十三页，共115页。考虑特殊问题的逻辑设计包含无关最小项的逻辑设计在２n个最小项中，一部分最小项并不能决定函数的值，我们把这些最小项称为无关最小项无关最小项发生在两种情况：输入某些组合不可能出现所有输入都可能出现，但其中部分输入对其

输出是0是1都可以，不影响电路的功能化简的依据是：逻辑函数加上或者去掉无关最小项，对原函数逻辑功能无影响第二十四页，共115页。考虑特殊问题的逻辑设计例如：用与非门设计一个判别电路，以判别8421码所表示的十进制数之值是否大于等于５设：8421码对应输入变量：A,B,C,D,输出函数为F,ABCD0101时，F=1;当ABCD0101时，F=000000000100010000110010000101101101011111000110011ABCDF101010111100110111101111F=m(5,6,7,8,9)(10,11,12,13,14,15)=0+(10,11,12,13,14,15)0412815139371511261410ABDC11111F=BD+BC+A=BD•BC•ABDBCAF第二十五页，共115页。输入无反的逻辑设计

输入无反，即消去单独变量上的非号

K图禁止法考虑特殊问题的逻辑设计第二十六页，共115页。1、K图重心理论m15：1重心(原码表示ABCD)规律：

(1)凡包含1重心m15的K圈组合后的化简函数必然是全原码标注

(2)凡包含0重心m0的K圈组合后的化简函数必然是全反码标注

要求：

(1)结果式为无反码输入——圈1重心

(2)结果式为反码输入——圈0重心m0：0重心(反码表示ABCD)第二十七页，共115页。2.禁止逻辑法●任何函数同不属于它的最小项之非相“与”，其逻辑功能不变。因为，不属于F的最小项mi取值为0，mi则为1，所以上式成立。●进一步推广，任何函数同不属于它的最小项之和的非相“与”，其逻辑功能不变。第二十八页，共115页。●任何函数同属于它的最小项之和的非相“与”，则相当于从该函数中扣除了这些最小项。第二十九页，共115页。2、禁止法原理(2)K图表示法AAB(1)

函数取反(输入变量无反变量)0AB00110110100AB001101101第三十页，共115页。BAABC3、举例取反AB4700C010110110

265310

0

1

1

1

1

1

0

1

AB4700C010110110

26531第三十一页，共115页。第二章组合逻辑组合逻辑分析组合逻辑设计考虑特殊问题的逻辑设计组合逻辑中竟争冒险常用的中规模组合逻辑标准构件第三十二页，共115页。组合逻辑中的竞争冒险ABF第三十三页，共115页。当一个门的输入有两个或两个以上变量发生改变时，由于这些变量（信号）是经过不同路径产生的，使得它们状态改变的时刻有先有后，这种时差引起的现象称为竞争。竞争的结果若导致冒险（险象）发生（如上例中的毛刺），并造成错误的后果，则称这种竞争为临界竞争；竞争的结果不导致冒险发生，或虽有冒险发生，但不影响系统的工作，则称这种竞争为非临界竞争。竞争冒险的概念及原因组合逻辑中的竞争冒险第三十四页，共115页。冒险的类型从冒险的波形上，可分为静态和动态冒险。输入信号变化前后，输出的稳态值是一样的，但在输入信号变化时，输出产生了毛刺，这种冒险称为静态冒险。若输出的稳态值为0，出现了正的尖脉冲毛刺，则称为静态0冒险；若输出稳态值为1，出现了负的尖脉冲毛刺，则称为静态1冒险。输入信号变化前后，输出的稳态值不同，并在边沿处出现了毛刺，称为动态冒险。001110静态0冒险静态1冒险由1变0由0变1动态冒险第三十五页，共115页。动态冒险第三十六页，共115页。检查竞争－冒险的方法：1、输入可以转换成的形式2、在卡诺图上可以观察到相切的卡诺圈。即两个卡诺圈之间存在不被同一卡诺圈包含的相邻最小项。相切点第三十七页，共115页。组合逻辑中的竞争冒险

消除竞争冒险的方法第三十八页，共115页。组合逻辑中的竞争冒险

消除竞争冒险的方法加选通脉冲：B:1->0第三十九页，共115页。组合逻辑中的竞争冒险修改逻辑设计：

F=AB+BC=AB+BC+ACABC1111第四十页，共115页。第二章组合逻辑组合逻辑分析组合逻辑设计考虑特殊问题的逻辑设计组合逻辑中竟争冒险常用的中规模组合逻辑标准构件第四十一页，共115页。常用的中规模组合逻辑标准构件集成电路规模的划分

小规模集成电路SSI74系列，1-12门

中规模集成电路MSI12-99门，预先封装

大规模集成电路LSI大约100-9999门，存储器

超大规模集成电路VLSI大于9999门，处理器第四十二页，共115页。一、数据选择器(MUX)(一)定义

数据选择器是多路输入、单路输出的组合逻辑构件，通常称为多路转换器或多路开关。逻辑原理图第四十三页，共115页。(二)逻辑电路(74LS153)1、逻辑结构数据输入端：D0，D1，D2，D3

数据输出端：Y

通道选择端：A0，A1

使能输入端：ST(使能控制端，低电平有效)第四十四页，共115页。2、逻辑符号74LS1531YA1A0ST1D01D11D21D32YST2D02D12D22D3(二)逻辑电路(74LS153)第四十五页，共115页。通道选择数据输入使能输入输出A1A0D0D1D2D3Y

××

××

××1

000D0

×××0D001

×D1

×

×0D110××D2×

0D211×××D30D3ST(二)逻辑电路(74LS153)3、逻辑功能表第四十六页，共115页。4、逻辑表达式mi(i=0,1,2,3)是两个通道选择(A1,

A0)的4个最小项(二)逻辑电路(74LS153)第四十七页，共115页。1YA1A0ST1D01D11D21D32YST2D02D12D22D31#2#5、功能扩展(八选一)第四十八页，共115页。1YA1A0ST1D01D11D21D32YST2D02D12D22D3A2D0D1D2D3D4D5D6D7·5、功能扩展(八选一)Y1#2#第四十九页，共115页。由数据选择器构成组合逻辑电路

由数据选择器构成组合逻辑电路

代数法例：用四选一数据选择器实现以下逻辑函数：

F(X,Y,Z)=m(1,2,3,4,5,6)四选一数据选择器:Y=A1A0•D0+A1A0

•D1+A1A0

•D2+A1A0

•D3=miDii=03多路选择器D0D1D2D3FA1A0YXZZ11F(X,Y,Z)=XYZ+XY(Z+Z)+XY(Z+Z)+XYZ提取函数中两个变量作为地址变量第五十页，共115页。

卡诺图法用具有m个地址端的数据选择器实现n变量的函数当

m

=

n

时：

例如：八选一的数据选择器对应的卡诺图A2A1A0D0D1D2D3D4D5D6D7多路选择器D0D1D2D3D4D5D6D7FA2A0A1例如：用八选一的数据选择器实现函数：

F=AB+AC+BCABCABC111111•

CBA•

•

•

•

•

Vcc由数据选择器构成组合逻辑电路

第五十一页，共115页。当m

n时：例如：用八选一的数据选择器实现函数：F=AB+AB+ABAB1110多路选择器D0D1D2D3D4D5D6D7FA2A0A1••••••VccBA由数据选择器构成组合逻辑电路

用具有m个地址端的数据选择器实现n变量的函数第五十二页，共115页。当m

n时：降维图：如果把某些变量也作为卡诺图小方格内的值，则会减少图的维数，这种图称为降维图。ABCD1111111ABCDDD11000AB0CCD+CDC+D由数据选择器构成组合逻辑电路

第五十三页，共115页。例:用八选一的数据选择器和与非门实现函数：

F=5m(0,1,3,9,11,12,13,14,20,21,22,23,26,31)ABCD11111111E＝1ABCD111111E＝1ABCD111100000EEEEEE0DDD由数据选择器构成组合逻辑电路

第五十四页，共115页。ABCD+ED+EDEDE001EABC1100001EDCEE001EDABEEABCD111100000EEEEEE0DDD由数据选择器构成组合逻辑电路

第五十五页，共115页。•Vcc多路选择器D0D1D2D3D4D5D6D7FA2A0A1••••CBADEABCD+ED+EDEDE001EA2A1A0D0D1D2D3D4D5D6D7由数据选择器构成组合逻辑电路

第五十六页，共115页。降维图生成表记图变量x=0和x=1时，原图单元值

x(x=0)x(x=1)降维图单元值000110110xx10FF0FF1FF1xFxFFx+Fx+FFGxF+xG降维图生成表第五十七页，共115页。常用的中规模组合逻辑标准构件由数据选择器构成组合逻辑电路的缺点

只能实现单个输出的逻辑函数

地址变量选择不同会有不同的设计结果第五十八页，共115页。二、数据分配器(DMUX)DMUX的功能与MUX相反，它是单路输入、多路输出的组合逻辑构件。1路输入Df0f1f2n-12n路输出STAn1：2n线分配器公共数据线上的数据按要求(由选择控制端决定)送到不同单元输出。第五十九页，共115页。1、逻辑示意图

(二)DMUX逻辑电路1:4线分配器STA1A0f0

f1

f2

f3D第六十页，共115页。2、逻辑功能表输入输出A1A0f0

f1f2

f3

1

××

1111

000D1110011D1101011D1011111DST第六十一页，共115页。3、MUX和DMUX的应用例如：利用数据选择器和数据分配器设计实现8路数据传输的逻辑电路第六十二页，共115页。三、译码器(一)定义

将具有特定含义的一组(n位)二进制码辨认出来，并转换为一组(m位)高低电平信号。主要有二进制译码器、显示译码器。(二)二进制译码器

m=2n

(全译码器)，输入n位不同的代码，在m位输出中只有一个输出端呈现有效信号。

1、分类

双2：4线译码器；3：8线译码器；4：16线译码器

(74LS139)

(74LS138)

(74LS154)第六十三页，共115页。

3:8译码器(74LS138)(1)逻辑结构数据输入：C、B、A需要进行译码的输入信号译码输出：Y0—Y7低电平有效使能输入端

：G1,G2A,G2BY7Y0G2AG2BG1CBA74LS138第六十四页，共115页。(2)逻辑符号(3)逻辑表达式Yi=miY7Y0G2AG2BG1CBA74LS138第六十五页，共115页。(4)74LS138逻辑功能表使能输入G1G2选择输入CBA输出

Y0Y1Y2Y3Y4Y5Y6Y70××××11111111×1×××11111111

10

000

011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110第六十六页，共115页。(5)74LS138的扩展(3/8扩展成4/16)★除了C,B,A三个数据输入端以外，利用一个使能端作为第四个数据输入端(数据最高位)。Y7Y01#G1G2AG2BCBAY7Y02#G1G2AG2BCBA+5V•••D2D1D0Y7Y0Y15Y8•使能•D3第六十七页，共115页。•

使能端加有效电平(1)

实现逻辑函数(利用Yi=mi)•

C,B,A作为三个输入逻辑变量•

八个输出端得到这三个输入变量的全部最小项译码输出•

利用附加门电路组合最小项，产生三变量逻辑函数3、译码器的应用第六十八页，共115页。例：+5VABCY7Y0G2AG2BG1CBA74LS138Y6Y5Y4Y3Y2Y1·F1F2第六十九页，共115页。控制器和处理器I/O端口地址I/O请求端口地址译码器A3A2A1A00123456789101112131415监视器I/OEN键盘I/OEN打印机I/OEN调制解调器

I/OEN外接存储盘EN其它I/OEN数据总线第七十页，共115页。(三)显示译码器1、数字显示器——七段字符显示器(分段式)agfedcb数字显示电路：显示器、译码器和驱动器半导体发光二极管(LED数码管)共阴极——高电平驱动·abgh配合74LS48第七十一页，共115页。2、七段显示译码器七段显示译码器A2A3A1A0YaYeYbYcYdYgYf

四位8421BCD码译成

七位二进制代码

(显示器所需的驱动信号)(4：7线译码器，部分译码器)功能：提供给七段字符显示器以十进制数字形式表示BCD码所需的驱动信号。特点：对应某一组n位数码输入，在m位输出中应有几个确定的输出端呈现有效信号。第七十二页，共115页。例：显示数字“0”。为驱动共阴极显示器，使用74LS48

A3A2A1A0=0000Ya～Yf=1，Yg=0a～f段亮，g段灭显示，表示数字“0”agfedcb第七十三页，共115页。3、74LS48(BCD码译码驱动器)74LS48A2A3A1A0YaYeYbYcYdYgYf第七十四页，共115页。十进制数字输入输出

A3A2A1A0

abcdefg

0123456781011121314159000011111100001011000000101101101001111110010100011001101011011011011010111110111111000010001111111100111110111010×××××××1011×××××××1100×××××××1101×××××××1110×××××××1111×××××××第七十五页，共115页。段a的逻辑表达式：

a＝m0+m2+m3+m5+m6+m7+m8+m9a＝A3+A1+A2A0+A2A000011110

10110100A1A0A3A2

0132

457612131514

891110111111ΦΦΦΦΦΦA1A3A2A0A2A011第七十六页，共115页。四、编码器(一)定义

编码：用一组符号按一定规则表示给定字母、数字、符号等信息的方法，编码的结果是代码。

•

普通编码器•优先编码器

编码器：把输入的每一个高低电平信号编成一个对应的二进制代码。(m位不同的信号，至少需要n位二进制数编码。)第七十七页，共115页。(二)普通编码器

任何时刻只允许输入一个编码信号(一根输入线有信号)(1)编码表3I3

0011Ii

DCBA

0I0

0000

1I1

0001I8

1000

I7

01112I2

0010I4

0100I5

0101I6

0110I9

1001456789(2)表达式D=I8+I9C=I4+I5+I6+I7B=I2+I3+I6+I7A=I1+I3+I5+I7+I9例：I9=1，DCBA=1001=(9)10

I6=1，DCBA=0110=(6)10说明：输入——接收一个代表十进制数的按键信号

输出——

8421BCD码，代表一个按键

第七十八页，共115页。(三)优先编码器(74LS148)

允许多个已具有优先顺序排队的输入信号同时有效，只对优先级最高的一个输入信号进行编码。1、逻辑结构•编码数据输入端：8个，I7、I6、I5、I4、I3、I2、I1、I0

I7优先级最高，I0优先级最低(低电平有效)•编码数据输出端：Y2、Y1、Y0三位二进制输出(反码输出)•使能输入端ST：ST=0时，编码器工作第七十九页，共115页。2、逻辑示意图I0I1I2I3I4I5I6I7STY2Y1Y0YexYs74LS148•使能输入端ST：ST=0时，编码器工作第八十页，共115页。3、功能表ST

I0I1I2I3I4I5I6I7Y2Y1Y0YexYs

•

=1，编码器不工作，无论输入为何值，

=111Y2Y1Y0STST•

=0，输入全为1，无编码输入，

=111Y2Y1Y0•

=0，编码器工作，至少有一个输入为0——低电平有效

按优先顺序编码，如I0=0，=111STY2Y1Y01××××××××111110111100×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×0111111110010

0111111111101第八十一页，共115页。I7I6I5I4I3I2I1I0例：输入=11100101输出：Y2Y1Y0=011I4(

优先，对其编码)

优先编码器的工作原理：输入端优先级顺序为

，当某输入端有低电平输入时，且比它优先级高的输入端无低电平输入时，输出端才输出对应该输入端的代码。I7I6I0I7I6I5I4I3I2I1I0例：输入=11111000输出：Y2Y1Y0=101I2(

优先，对其编码)第八十二页，共115页。···＋V·························0132465798123456789Y3Y2Y1Y074LS147R0R1R2R3R4R5R6R7R8R9147的输出都为高电平，表示按键0按下。第八十三页，共115页。*5、扩展关键：正确使用

、

和STYexYS例：两片74LS148(8：3编码器)接成16：4编码器(原码)16：4编码器：输入——A15~A016位，A15优先级最高，A0优先级最低

输出——Z3~Z0

4位，16组4位二进制代码

0000～1111Ys

I7I0

STYex

Y2Y1Y0

(1)

I7I0

STYs

YexY2Y1Y0

(2)

A15A8

A7A0Z0Z1Z2Z3·第八十四页，共115页。Ys

I7I0STYex

Y2Y1Y0

(1)

I7I0STYs

YexY2Y1Y0

(2)

A15A8

A7A0Z0Z1Z2Z3Z3Z2Z1Z0=1011(m11)片2：封锁，Y2Y1Y0=111例：A11=0(片1的I3)

Z3Z2Z1Z0=0101(m5)片2：工作，Y2Y1Y0=010片1：Ys=0，Yex=1，Y2Y1Y0=111片1：Yex=0，Y2Y1Y0=100，Ys=1例：A8—A15全高，A5=0(片2的I5)第八十五页，共115页。五、数据比较器(一)定义：完成两个位数相同的二进制数码大小比较的组合逻辑电路。a3b3a2b2a1b1a0b0

74LS85A>BA=BA<Ba>ba=b

a<b

L1L3L2第八十六页，共115页。2、逻辑示意图a3b3a2b2a1b1a0b0

74LS85A>BA=BA<Ba>ba=b

a<b

L1L3L2•数据输入

a3---a0，b3---b0：用做比较的数据(4位)

•级联输入

a<b，a=b，a>b：扩展连接时使用。(实现4位以上数码比较时，输入低位芯片的比较结果)

•比较结果输出

A<B，A=B，A>B：三个输出中只有一个高电平，它代表两个数据的比较结果。

第八十七页，共115页。3、逻辑功能表提示：在进行四位数比较时(1片74LS85工作时)，必须将级联输入

a<b和a>b接地，a=b接高电平。

比较输入级联输入输出a3b3

a2b2a1b1a0b0a>ba<ba=bA>BA<BA=Ba3>b3××××××100

a3<b3××××××010a3=b3a2>b2×××××100a3=b3a2<b2×××××010a3=b3a2=b2a1>b1××××100a3=b3a2=b2a1<b1××××010a3=b3a2=b2a1=b1a0>b0×××100a3=b3a2=b2a1=b1a0<b0×××010a3=b3a2=b2a1=b1a0=b0

100100a3=b3a2=b2a1=b1a0=b0

010010a3=b3a2=b2a1=b1a0=b0

001001第八十八页，共115页。4、扩展(1)串联方式a3~a0b3~b0+5V

a7~a4b7~b4A>BA=BA<BA>BA=BA<Ba>ba=ba<b低4位片a>ba=ba<b高4位片例：两片74LS85(4位)组成8位数据比较器第八十九页，共115页。(2)并联方式例：用74LS85(4位)组成16位数据比较器分析：两级比较法——第一级的四个比较器(4位)并行比较，每个的比较结果接第二级比较器(4位)，16位的最终比较结果由第二级输出。b15~b12a15~a1200174LS8500100174LS8574LS8574LS85b11~b8a11~a8b7~b4a7~a4b3~b0a3~a0001a>ba<ba=b

A>BA<B001a>ba<ba=b

A>BA=BA<Bb3a3b2a2b1a1b0a074LS85

第九十页，共115页。5、应用I7I6I5I4I3I2I1I0外部中断请求输入优先编码器状态寄存器比较器ABD2D1D0CPU中断信号控制信号A>B中断优先级判别逻辑电路第九十一页，共115页。六、加法器(一)定义：计算机或其他数字系统中对二进制数据进行运算处理的基本组合逻辑电路。(二)一位加法器1、半加器HA

(两个一位的二进制数相加，未考虑由低位来的进位信号)ABSHCH(1)真值表0000011010101101(2)表达式HAscAB半加器第九十二页，共115页。2、全加器FA(考虑由低位来的进位)(1)真值表AiBiCi-1SiCi

0000000110010100110110010101011100111111(2)表达式①从真值表得：FACi-1CiSiAiBi全加器第九十三页，共115页。(三)多位加法器并行加法器：两个n位数相加，由n个全加器组成，每个全加器的输入为Ai，Bi，Ci-1。(A，B的n位同时提供给全加器)1、串行进位FA4FA3FA2FA1A4B4A3B3A2B2A1B1S4S3S2S1C0C1C2C3C4简单，运算速度不高(低位的进位影响高位的运算,2n级延迟)例：两个4位二进制数相加(A4A3A2A1，B4B3B2B1)第九十四页，共115页。2、超前进位设计思想：每位的进位信号Ci只与加数Ai、被加数Bi以及

最低位进位C0有关，而与相邻低位的进位Ci-1无关。实现：各位的进位信号同时产生。例：两个4位二进制数相加(A4A3A2A1，B4B3B2B1)Gi：进位产生变量

Gi=AiBi

Pi：进位传递变量

Pi=AiBi

Gi和Pi仅与Ai、Bi相关

第九十五页，共115页。

由Gi和P