第五章时序逻辑电路新

第五章时序逻辑电路新第1页，共135页，2023年，2月20日，星期一作业5-3、5-4、5-8、5-355-9、5-125-19、5-215-24、5-27、5-365-2913第2页，共135页，2023年，2月20日，星期一本章内容第一节概述第二节同步时序逻辑电路的分析第三节同步时序逻辑电路的设计第四节计数器第五节常用中规模计数器芯片及应用第六节数码寄存器与移位寄存器13第3页，共135页，2023年，2月20日，星期一教学基本要求2、熟练掌握时序逻辑电路的分析方法1、熟练掌握时序逻辑电路的描述方式及其相互转换。3、熟练掌握时序逻辑电路的设计方法4、熟练掌握典型时序逻辑电路计数器、寄存器、移位寄存器的逻辑功能及其应用。13第4页，共135页，2023年，2月20日，星期一第一节概述

按逻辑功能和电路组成，数字电路分为组合逻辑电路和时序逻辑电路。13第5页，共135页，2023年，2月20日，星期一一、时序逻辑电路的结构及特点*电路由组合电路和存储电路组成。*电路存在反馈。结构特征:

13第6页，共135页，2023年，2月20日，星期一输出方程：Z＝f1(X，Qn)

激励方程:D＝f2(X，Qn)状态方程:Qn+1＝f3(D，Qn)表达输出信号与输入信号、状态变量的关系式表达了激励信号与输入信号、状态变量的关系式表达存储电路从现态到次态的转换关系式一、时序逻辑电路的结构及特点信号之间的逻辑关系：其中：Qn是现态，Qn+1是次态。13第7页，共135页，2023年，2月20日，星期一时序电路同步：存储电路里所有触发器有一个统一的时钟源，它们的状态在同一时刻更新。

异步：没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是同时发生的。

二、时序逻辑电路的分类1.按时钟信号CP作用方式：13第8页，共135页，2023年，2月20日，星期一米里（Mealy）型2.按输出函数的依从关系：Z=f（Qn，X）二、时序逻辑电路的分类13第9页，共135页，2023年，2月20日，星期一莫尔（Moore）型

Z=f（Qn）2.按输出函数的依从关系：二、时序逻辑电路的分类13第10页，共135页，2023年，2月20日，星期一三、时序逻辑电路的描述方法（一）逻辑方程组（二）状态转移表（StateTransitionTable）（三）状态转移图（StateTransitionDiagram）（四）时序图（波形图）驱动方程输出方程状态方程13第11页，共135页，2023年，2月20日，星期一输出方程激励方程组

状态方程组（一）逻辑方程组13第12页，共135页，2023年，2月20日，星期一状态转换真值表100010001100000000YA010100011100010111011101001110输出方程状态方程组根据方程组列出状态转换真值表（一）逻辑方程组13第13页，共135页，2023年，2月20日，星期一（二）将状态转换真值表转换为状态表01/000/11111/000/11010/000/00001/000/101状态表A=1A=0状态转换真值表010100011100010111011101001110100010001100000000YA13第14页，共135页，2023年，2月20日，星期一状态表01/000/11111/000/11010/000/00001/000/101A=1A=0（三）根据状态表画出状态图0/01/00/11/00/11/00/11/0Q1Q0A/Y13第15页，共135页，2023年，2月20日，星期一（四）时序图

时序逻辑电路的四种描述方式是可以相互转换的状态表01/000/11111/000/11010/000/00001/000/101A=1A=0根据状态表画出波形图13第16页，共135页，2023年，2月20日，星期一时序逻辑电路分析的任务：

分析时序逻辑电路在输入信号的作用下，其状态和输出信号变化的规律，进而确定电路的逻辑功能。

时序电路的逻辑功能是由其状态和输出信号的变化规律呈现出来的。所以,分析过程主要是列出电路状态表或画出状态图、工作波形图。分析过程的主要表现形式:第二节时序逻辑电路的分析13第17页，共135页，2023年，2月20日，星期一一、时序逻辑电路分析的一般步骤1．观察电路的结构，确定电路是同步时序逻辑电路还是异步时序逻辑电路，是米里型电路还是莫尔型电路。2．写出各触发器的时钟方程。3．写出时序逻辑电路的输出方程。4．写出各触发器的驱动方程。5．将各触发器的驱动方程代入其特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。6．根据状态方程得到该时序逻辑电路的状态表。7．根据状态表得到该时序逻辑电路的状态图。8．在给定的输入信号作用下得到该时序逻辑电路的时序图。9．根据状态图分析该时序逻辑电路的功能。

需要说明的是，上述步骤不是必须遵循的固定步骤，实际应用中可根据具体情况加以取舍，如在分析同步时序逻辑电路时，各触发器的时钟信号的逻辑表达式就可以不写。13第18页，共135页，2023年，2月20日，星期一二、同步时序逻辑电路的分析举例

例5-1试分析如图所示时序电路的逻辑功能。

电路是由两个JK触发器组成的米里型同步时序电路，该电路有一个输入信号X和一个输出信号Z。解：(1)了解电路组成。（一）米里型同步时序逻辑电路的分析13第19页，共135页，2023年，2月20日，星期一

（2）根据电路列出三个方程组激励方程组:

输出方程:

将激励方程组代入T触发器的特性方程得状态方程组例5-1试分析如图所示时序电路的逻辑功能。13第20页，共135页，2023年，2月20日，星期一（3）根据状态方程组和输出方程列出状态表（4）画出状态图例5-1试分析如图所示时序电路的逻辑功能。13第21页，共135页，2023年，2月20日，星期一（5）画出时序图X=0X=1（6）根据状态图分析电路的逻辑功能。

可控的3进制计数器。当X=0时，作加计数，Z为进位信号；当X=1时，作减计数，Z为借位信号。13第22页，共135页，2023年，2月20日，星期一例5-2分析图所示时序逻辑电路的功能。

电路是由一个JK触发器和门电路组成的米里型同步时序电路，电路有两个输入信号X1、X2，一个输出信号Z。解：(1)了解电路组成。13第23页，共135页，2023年，2月20日，星期一例5-2分析图所示时序逻辑电路的功能。

（2）根据电路列出三个方程组激励方程组:

输出方程:

将激励方程组代入T触发器的特性方程状态方程组13第24页，共135页，2023年，2月20日，星期一（3）根据状态方程组和输出方程列出状态表13第25页，共135页，2023年，2月20日，星期一（4）画出状态图（5）画出时序图13第26页，共135页，2023年，2月20日，星期一

本电路为一个串行加法运算电路，X1是串行输入被加数的值，每个值维持一个时钟周期的长，X2是串行输入加数的值，每个值维持一个时钟周期的长，Z是串行输出的和，相加产生的进位保存在触发器中。（6）根据状态图分析电路的逻辑功能。13第27页，共135页，2023年，2月20日，星期一（二）莫尔型同步时序逻辑电路的分析

例5-3分析图所示时序逻辑电路的功能。13第28页，共135页，2023年，2月20日，星期一电路的功能为脉冲分配器或节拍脉冲产生器有效循环状态无效循环状态具有自启动功能13第29页，共135页，2023年，2月20日，星期一三、异步时序逻辑电路的分析举例

（CP）（Q0）4进制减法计数器，Z是借位信号。CP1=Q0CP0=CP例5-413第30页，共135页，2023年，2月20日，星期一第三节同步时序逻辑电路的设计

时序电路的设计又称时序电路的综合，是时序电路分析的逆过程,其任务是根据实际逻辑问题的要求，选择适当的逻辑器件，设计出符合要求的最简的时序电路。

当选用小规模集成电路做设计时，电路最简的标准是所用的触发器和门电路的数目最少，而且触发器和门电路的输入端数目也最少。

当选用中、大规模集成电路做设计时，电路最简的标准是所用的集成电路个数最少，种类最少，而且相互间的连线最少。14第31页，共135页，2023年，2月20日，星期一一、同步时序逻辑电路的设计的一般步骤（1）逻辑抽象，建立原始状态图和原始状态表（2）状态化简-----求出最简状态图；合并等价状态，消去多余状态的过程称为状态化简等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。①明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。（同步时序电路CP不计为输入变量）②找出所有可能的状态和状态转换之间的关系，建立原始状态图。③根据原始状态图建立原始状态表。14第32页，共135页，2023年，2月20日，星期一一、同步时序逻辑电路的设计的一般步骤（3）状态分配（状态编码）；（4）选择触发器的类型—D触发器或JK触发器；（6）画出逻辑图并检查自启动能力。给每个状态赋以二进制代码的过程。（编码方案）

首先，确定状态编码的位数，状态数取决于触发器的状态组合，（5）求出电路的激励方程和输出方程

；（M：状态数；n：触发器的个数即状态编码的位数）有2n-1<M≤2n

其次，对每个状态确定编码。选取编码方案的原则应有利于所选触发器的驱动方程及电路输出方程的简化和电路的稳定14第33页，共135页，2023年，2月20日，星期一例5-7判断图示的状态图中的状态是否有等价状态，若有，合并等价状态后得到简化的状态图。14第34页，共135页，2023年，2月20日，星期一二、同步时序逻辑电路设计举例(重点)例5-8设计一个同步5进制加法计数器，当计满后产生进位输出Y=1，其它情况下Y=0。CPY

同步5进制加法计数器解:1、根据给定的逻辑功能建立原始状态图和原始状态表

由于CP不作为外界输入信号，所以此电路没有输入信号。14第35页，共135页，2023年，2月20日，星期一（1）原始状态图（2）原始状态表

根据题意电路有5个状态，所以至少需要3个触发器。14第36页，共135页，2023年，2月20日，星期一2、选择触发器的类型采用对CP

下降沿敏感的JK

触发器。状态转换真值表及激励信号14第37页，共135页，2023年，2月20日，星期一14第38页，共135页，2023年，2月20日，星期一

3、求激励方程和输出方程驱动方程输出方程14第39页，共135页，2023年，2月20日，星期一4.根据激励方程和输出方程画出逻辑图,并检查自启动能力电路可以自启动14第40页，共135页，2023年，2月20日，星期一例5-11(重点掌握)

设计一个101脉冲序列检测电路，X为输入，Z为输出，当检测到X连续输入101时Z=1，否则Z=0。X输入的101序列中最后一个1不可以当作下一个序列的第一个1，如X=01010110100，则Z=00010000100。14第41页，共135页，2023年，2月20日，星期一（1）逻辑抽象，建立原始状态图解：设计一个米里型、前面的1不作为后面101序列的开始（不可重叠）的序列检测器根据题意设定电路状态：S0

：表示初始状态或没收到1时的状态；S1

：收到一个1后的状态；S2

：连续收到10后的状态。建立原始状态图和原始状态表14第42页，共135页，2023年，2月20日，星期一（3）状态分配

三个状态，至少需要2个触发器，两个触发器有四种组合：00、01、10、11，设S0=00，S1=01，S2=10，得到编码后的状态图和状态表：14第43页，共135页，2023年，2月20日，星期一（4）选定触发器类型，求出电路的驱动方程和输出方程驱动信号14第44页，共135页，2023年，2月20日，星期一（5）根据驱动方程和输出方程，画出逻辑电路图（6）画出完整的状态图，检查电路的自启动。14第45页，共135页，2023年，2月20日，星期一（7）101检测器的输出波形14第46页，共135页，2023年，2月20日，星期一例5-12(不要求掌握)

用JK触发器设计一个自动售票机的时序逻辑电路。每次只允许投入一枚伍角硬币或一枚一元硬币，累计投币一元时售票一张。若投币伍角后再投币一元，则售票的同时找币伍角。14第47页，共135页，2023年，2月20日，星期一该时序逻辑电路有一个输入信号X，两个输出信号Y和Z，分别表示是否找钱、是否售票，框图如下；规定X为0表示投入一枚五角硬币，X为1表示投入一枚一元硬币。Y为0表示不找钱，Y为1表示找币伍角。Z为0表示不售票，Z为1表示售票一张。（1）约定解：14第48页，共135页，2023年，2月20日，星期一（2）根据题意，画出原始状态图设S0表示没有任何交易的等待状态，

S1表示累计五角状态，

S2表示累计一元状态，

S3表示累计一元五角状态原始状态图14第49页，共135页，2023年，2月20日，星期一（3）状态化简原始状态表

从原始状态表可观察出S0、S1、

S2是等价状态，合并为一个状态，并用S0表示。简化后的状态表下表所示。S0表示没有任何交易的等待状态，S1表示累计投币五角的状态，我们可以这样想，因为是采用米里(Mealy)型电路来设计此电路的，在状态下，再投币一元，售票后电路应回到没有任何交易的等待状态。没有必要设立累计投币一元的状态，因为售票工作已经完成。在S0状态下，投币一元，售票即可进行，售票后电路应回到没有任何交易的等待状态。14第50页，共135页，2023年，2月20日，星期一（4）状态编码

电路有两个状态，用一个JK触发器即可，得到编码后的状态图和状态表：另一种形式14第51页，共135页，2023年，2月20日，星期一（5）选定触发器类型，得到驱动信号和输出信号表（6）得到驱动方程和输出方程（7）根据驱动方程和输出方程，画出逻辑电路图14第52页，共135页，2023年，2月20日，星期一第四节计数器

计数器的种类很多，从不同角度，有不同的分类方法：按计数容量可分为：二进制计数器和非二进制计数器。按数字的增减趋势可分为：加法计数器、减法计数器和可逆计数器。按计数器中各个触发器的时钟信号是否是同一个可分为：同步计数器和异步计数器。15第53页，共135页，2023年，2月20日，星期一一、二进制计数（一）二进制异步计数器1．二进制异步加法计数器16进制计数器15第54页，共135页，2023年，2月20日，星期一1．二进制异步加法计数器

异步二进制计数器结构简单，改变级联触发器的个数就可以改变计数器的位数。n个触发器可以构成n位二进制计数器、模2n计数器或2n分频器。15第55页，共135页，2023年，2月20日，星期一2．二进制异步减法计数器15第56页，共135页，2023年，2月20日，星期一

用JK触发器和D触发器可以很方便的组成二进制异步计数器。方法为：先将触发器接成T’触发器，然后根据加、减计数方式及触发器为上升沿还是下降沿触发来决定各触发器之间的连接方式。对于加计数器，上升沿触发，则应将低位触发器的Q端与相邻高位触发器的CP相连；下降沿触发，将低位触发器的Q端与相邻高位触发器的CP相连。对于减计数器，连接方式与加计数器相反。15第57页，共135页，2023年，2月20日，星期一下降沿减法器

15第58页，共135页，2023年，2月20日，星期一15第59页，共135页，2023年，2月20日，星期一（二）二进制同步计数器

1．二进制同步加法计数器四位二进制同步加法计数器15第60页，共135页，2023年，2月20日，星期一15第61页，共135页，2023年，2月20日，星期一2．二进制同步减法计数器四位二进制同步减法计数器15第62页，共135页，2023年，2月20日，星期一15第63页，共135页，2023年，2月20日，星期一3．二进制同步可逆计数器四位二进制可逆计数器15第64页，共135页，2023年，2月20日，星期一四位二进制减法计数器四位二进制加法计数器15第65页，共135页，2023年，2月20日，星期一二、非二进制计数器（一）8421BCD码同步十进制加法计数器15第66页，共135页，2023年，2月20日，星期一15第67页，共135页，2023年，2月20日，星期一（二）8421BCD码异步十进制加法计数器15第68页，共135页，2023年，2月20日，星期一15第69页，共135页，2023年，2月20日，星期一

集成计数器种类很多：按计数脉冲作用方式分：同步计数器异步计数器

按进制的不同分为：十进制计数器十六进制（四位二进制）计数器

按计数方式不同可分：不可逆计数器可逆计数器第五节常用中规模计数器芯片及应用

按预置数和清零方式可分：同步置数异步置数同步清零异步清零16第70页，共135页，2023年，2月20日，星期一

（一）4位二进制同步加法计数器芯片74X161引脚分布逻辑符号带引脚名的逻辑符号一、常用中规模计数器芯片16第71页，共135页，2023年，2月20日，星期一内部逻辑电路图简化符号异步清零16第72页，共135页，2023年，2月20日，星期一74X161的功能表异步清零，同步置数16第73页，共135页，2023年，2月20日，星期一时序图16第74页，共135页，2023年，2月20日，星期一状态图16第75页，共135页，2023年，2月20日，星期一（二）4位二进制同步加法计数器芯片74X163引脚分布逻辑符号带引脚名的逻辑符号简化符号同步清零16第76页，共135页，2023年，2月20日，星期一状态图16第77页，共135页，2023年，2月20日，星期一（三）4位二进制同步可逆计数器芯片74X191引脚分布逻辑符号16第78页，共135页，2023年，2月20日，星期一带引脚名的逻辑符号简化符号16第79页，共135页，2023年，2月20日，星期一74X191的功能表没有清零，异步置数16第80页，共135页，2023年，2月20日，星期一减法计数器加法计数器16第81页，共135页，2023年，2月20日，星期一16第82页，共135页，2023年，2月20日，星期一（四）4位二进制同步可逆计数器芯片74X19316第83页，共135页，2023年，2月20日，星期一74X193的功能表异步清零，异步置数16第84页，共135页，2023年，2月20日，星期一16第85页，共135页，2023年，2月20日，星期一减法计数器加法计数器16第86页，共135页，2023年，2月20日，星期一（五）8421BCD码同步加法计数器74X160芯片16第87页，共135页，2023年，2月20日，星期一74X160的功能表状态图16第88页，共135页，2023年，2月20日，星期一（六）二-五-十进制异步加法计数器74X29016第89页，共135页，2023年，2月20日，星期一74X290内部逻辑电路图74X290的功能表二进制状态图五进制状态图16第90页，共135页，2023年，2月20日，星期一8421码十进制逻辑电路图十进制状态图十进制时序图16第91页，共135页，2023年，2月20日，星期一5421码十进制逻辑电路图16第92页，共135页，2023年，2月20日，星期一几种集成计数器的比较16第93页，共135页，2023年，2月20日，星期一二、集成计数器的应用*（一）计数器容量扩展*（二）组成任意进制计数器（三）组成分频器（四）组成序列信号发生器（五）组成顺序脉冲发生器

16第94页，共135页，2023年，2月20日，星期一（一）计数器容量扩展

将多个计数器进行级联，就可以扩大计数范围。如：m个模N计数器级联，可以实现Nm的计数器。计数器级联的方式有两种：

1、级间串联进位方式—异步级联方式

2、级间并联进位方式—同步级联方式16第95页，共135页，2023年，2月20日，星期一（一）计数器容量扩展1.同步级联方式两片74X161同步级联组成8位二进制加法计数器的逻辑电路图16第96页，共135页，2023年，2月20日，星期一16第97页，共135页，2023年，2月20日，星期一2.异步级联方式（1）两片74X161异步级联构成256进制计数器16第98页，共135页，2023年，2月20日，星期一时序图16第99页，共135页，2023年，2月20日，星期一（2）两片74X193异步级联构成256进制计数器16第100页，共135页，2023年，2月20日，星期一时序图16第101页，共135页，2023年，2月20日，星期一（3）两片74X290异步级联构成100进制计数器16第102页，共135页，2023年，2月20日，星期一时序图16第103页，共135页，2023年，2月20日，星期一（二）组成任意进制计数器

实际应用中，可以用现有的二进制或十进制计数器，利用其清零端或预置数端，外加适当的门电路连接而成。方法有两种：

1、反馈清零法

2、反馈置数法

用模N的计数器构成任意模值的M计数器，若M<N，只需一片N进制计数器，使计数器在N进制的计数过程中，跳过N-M个状态即可。若M>N，需要多片N进制计数器级联，同步级联或异步级联，然后再用反馈清零或反馈置数法构成M进制计数器。17第104页，共135页，2023年，2月20日，星期一1.反馈清零法-适用于有清零输入端的集成计数器（1）同步反馈清零法例5-13用集成计数器74X163和必要的门电路组成6进制计数器，要求使用反馈清零法。17第105页，共135页，2023年，2月20日，星期一17第106页，共135页，2023年，2月20日，星期一时序图17第107页，共135页，2023年，2月20日，星期一（2）异步反馈清零法例5-14用集成计数器74X161和必要的门电路构成6进制计数器，要求使用反馈清零法。1.反馈清零法17第108页，共135页，2023年，2月20日，星期一17第109页，共135页，2023年，2月20日，星期一时序图完整状态转换图17第110页，共135页，2023年，2月20日，星期一2.反馈置数法—适用于有预置功能的集成计数器（1）同步反馈置数法例5-15用集成计数器74X160和必要的门电路组成7进制计数器，要求该电路的有效状态是Q3Q2Q1Q0按“加1”的顺序从0011到1001循环变化。17第111页，共135页，2023年，2月20日，星期一17第112页，共135页，2023年，2月20日，星期一时序图完整状态转换图用RCO端来实现17第113页，共135页，2023年，2月20日，星期一（2）异步反馈置数法例5-16用集成计数器74X193和必要的门电路组成10进制计数器，要求用反馈置数法实现。17第114页，共135页，2023年，2月20日，星期一逻辑电路图完整的状态图17第115页，共135页，2023年，2月20日，星期一例5-17用74X160组成48进制计数器。17第116页，共135页，2023年，2月20日，星期一整体反馈清零法

将高位片的Q2和低位片的Q3通过与非门接至两芯片的清零端17第117页，共135页，2023年，2月20日，星期一大模分解法：

将M分解为多个因数相乘（每个因数小于单片计数器的最大值），可先用n片计数器分别组成模值为M1、M2、…、Mn的计数器，然后再级联成M=M1M2….Mn的计数器。例5-18用74X161加必要的门电路实现一个6进制计数器的各种方法。17第118页，共135页，2023年，2月20日，星期一方法一：用异步反馈清零方法实现，见例5-14。

第119页，共135页，2023年，2月20日，星期一方法二：用同步反馈置数（置0000）方法实现。状态图如图所示。17第120页，共135页，2023年，2月20日，星期一方法三：用同步反馈置数（置0001）方法实现。17第121页，共135页，2023年，2月20日，星期一方法四：用同步反馈置数（置0010）方法实现。17第122页，共135页，2023年，2月20日，星期一方法十二：用同步反馈置数（置1010）方法实现，使用Q信号。17第123页，共135页，2023年，2月20日，星期一方法十三：用同步反馈置数（置1010）方法实现，使用RCO信号。17第124页，共135页，2023年，2月20日，星期一方法十八：用同步反馈置数（置1111）方法实现。17第125页，共135页，2023年，2月20日，星期一第六节数码寄存器与移位寄存器

寄存器是计算机的主要部件之一，用来暂时存放数据或指令。

寄存器是由触发器组合而成的。

寄存器按功能划分为基本寄存器和移位寄存器。基本寄存器只能并行送入、并行输出数据；移