第五章基于Verilog的CPU设计

本文格式为Word版，下载可任意编辑——第五章基于Verilog的CPU设计

作为电子或计算机专业的学生，电脑（计算机）对于大家已经不再是什么新鲜的东西了。大家都知道，计算机可以为我们做好多的事情，替我们俭约好多时间，为我们计算各种繁杂的数据并且准且无误。那么，计算机为什么能够做这些事情呢？计算机内部终究是怎么工作的呢？本章将为你展示计算机的主要部件的设计过程。

计算机最核心的部分叫做中央处理器，也就是我们常说的CPU，计算机所做的工作都是由CPU来完成的。当然，作为学习，我们不能够设计出类似奔腾处理器（Pentiummicroprocessor）的CPU，我们用一个能够完成简单功能的简单的CPU作为讲解，麻雀虽小，五脏俱全，这个简单的cpu具有一般CPU的全部基本特征。

CPU概览

众所周知，cpu只能识别二进制数据，也就是机器码。所以，在CPU内部靠不同的二进制序列来区别不同的机器码。我们把这些机器码存储在一个存储器中，共CPU读取使用。同时，为了用户和程序员能够更好的记住机器码的含义，采用相应的助记符来表示这些机器码，如：用LDA表示二进制的000等。这些助记符寻常被称为汇编语言，不同架构的计算机的汇编语言寻常都是各不一致的。

CPU的内部框架

下图是本章准备设计的一个CPU内部结构框架。

PC控制器ALU存储器指令解码器

CPU的内部工作原理

不同架构的计算机工作原理也是不同的，此处仅以本课本中讲授的CPU工作原理为例讲解。首先，CPU的指令是存储在存储器中的，所以cpu执行指令的第一步是从存储器中取出（fetch）指令，其次步，将取出的指令解码，第三步，根据指令解码出的功能决定是否再从存储器中取出需要处理的数据，第四步，根据解码出的指令决定进行相应的计算，这由（ALU）完成。第五步，根据解码出的指令决定是否将计算结果存入存储器，第六步，修改PC指针，为下一次取指令做准备。整个执行过程由控制器控制。

在介绍具体的CPU硬件架构之前，我们先确定一些CPU能够执行的指令，在这里，为了教学演示，我们设定6个计算机指令，分别为：LDA指令、STA指令、ADD指令、SUB指令、AND指令和HLT指令。指令集表示的含义见下表：

操作码000001010011100101助记符LDAaddrSTAaddrADDaddrSUBaddrANDaddrHLT执行的功能将地址为addr处的存储器中的内容装载到A寄放器将A寄放器的内容存储到存储器中的addr地址处将A寄放器的内容加上存储器中的addr地址处的内容将A寄放器的内容减去存储器中的addr地址处的内容将A寄放器的内容与上存储器中的addr地址处的内容中止指令的执行

前两条指令，“LDA〞和“STA〞是数据传输指令，就像助记符表示的那样，这些指令在A寄放器和存储器之间传送数据。对于LDA指令，“源〞数据是存储器的addr地址处的值（也称为内容），目的寄放器是A寄放器；对于STA指令，“源〞数据是A寄放器，目的寄放器是存储器的addr地址处的存储空间。

这里为了以后的表达便利，我们采用一种简单的方式来表示上述指令的功能，如：表示LDAaddr指令可以用A?(addr)，而STAaddr可以用（addr）?A来表示。同样，加法指令ADDaddr用A?A+(addr)表示，减法指令SUBaddr用A?A－(addr)表示。“ANDaddr〞用A?A&(addr)表示。注意，由于这里涉及到计算的结果，我们设置了一些标志用来标识结果的特别性，如：Ｚ（零标志），标识运算的结果Ａ中为０；Ｎ（负数标志），标识运算的结果Ａ中小于０；Ｖ（溢出标志），标识运算的结果Ａ溢出；Ｃ（进位标志），标识运算的结果Ａ中产生了进位；值得一提的是Ｃ位的处理，加法和减法对于Ｃ的处理是不一样的。对于ＡＤＤ，进位标志是Ａ中的最高位产生了进位；对于减法，最高位产生借位将Ｃ为置１。

为了能够更好的理解CPU的运行，我们以一个简单的汇编程序的执行来讲解。这个程序将使用以上的全部指令。在这里，我们使用助记符的方式写汇编程序，实际在，在存储器内部是以二进制码来存储的，例如：第一行“LDA01011〞在存储器中为00001011。LDA01011A?(01011)ADD01100A?A+(01100)STA01101(01100)?ALDA01011A?(01011)AND01100A?A&(01100)STA01110(01110)?ALDA01011A?(01011)SUB01100A?A－(01100)STA01111(01111)?A

HLThaltthecomputer

我们把这段程序放在存储器的开始（更便利程序的启动）。由于在代码中我们用到了存储器

地址为01011和01100中的数据，所以我们可以在那两个位置放置一些要处理的数据。存储器中的详细内容参见下表。存储器地址00000000010001000011001000010100110001110100001001010100101101100011010111001111…内容（指令或者数据）000010110100110000101101000010111000110000101110000010110110110000101111101000001010101001010101现在，我们逐步分析汇编程序的执行状况，根据上表，我们看到，前三条指令的目的是将01011地址处对应的数据和01100处对应的数据进行相加，并且把结果存储到地址01101处。见下表阴影处。由于计算结果为11111111，所以，影响标志位NF。存储器地址000000000100010000110010000101001100011101000010010101001011011000110101110内容（指令或者数据）00001011010011000010110100001011100011000010111000001011011011000010111110100000101010100101010111111111ADD

CF=0NF=1VF=0ZF=0ADD：

10101010+0101010111111111

01111…

第3，4，5条指令是将01011地址处对应的数据和01100处对应的数据进行相“与〞，并且把结果存储到地址01110处。此时，与运算的结果为00000000，所以影响标志位ZF，同时将NF标志清0。存储器地址00000000010001000011001000010100110001110100001001010100101101100011010111001111…内容（指令或者数据）0000101101001100001011010000101110001100001011100000101101101100001011111010000010101010010101011111111100000000ANDAND：

10101010&0101010100000000CF不受影响NF=0VF不受影响ZF=1

接下来的3条指令是将01011地址处对应的数据和01100处对应的数据进行相“减〞，并且把结果存储到地址01110处。此时，相减运算的结果为00000000，所以影响标志位ZF，同时将NF标志清0。

存储器地址00000000010001000011001000010100110001110100001001010100101101100011010111001111…内容（指令或者数据）000010110100110000101101000010111000110000101110000010110110110000101111101000001010101001010101111111110000000001010101SUB

CF=0NF=0VF=1ZF=0ADD：

1010101010101010+11)01010101