cadence安装原理库建库和Concept

本文格式为Word版，下载可任意编辑——cadence安装原理库建库和Concept

CadenceSPB15.5使用手册本手册仅供交流，甘振华20230207

一、CadenceSPB15.5安装方法：

先在安装盘路径设置cadence_license文件夹，将cadence15.5源文件的

crack文件夹中license.lic文件拷贝至cadence_license文件夹里。

设置环境变量：

LM_LICENSE_FILE=******\\license.lic,指向此SPB15.5的LIC路径。

开启安装源文件disk1，运行setup.exe，接受协议，直接安装products。

LicenseManager信息为空，直接Next。

填写用户信息。

Controlfile为空，直接Next。

设置安装路径。

Products全选。

设置工作文件夹路径。

IntelliCAD可选件，可任选是否安装。

FootprintViewer设为默认。

安装文件夹设为默认，点击Next开始安装程序。

安装过程中………..，

两个extension选择默认“否〞

确定：无license.dat警告。

确定：安装库提醒信息。

选择不马上重启计算机，并确定需重启信息，以便继续安装Cadence库文件。

二、安装conceptHDL原理库

开启源文件夹的disk4，运行setup.exe文件，安装conceptHDL库文件。

库Component的选择，PSpice可任选。

点击Next进行安装库文件。

安装过程中……………….

安装终止，点击finish。

安装信息检查与修正

检查环境变量LM_LICENSE_FILE=******\\license.lic是否被更改

若选择安装了PSpice库，则需修正元件库cds.lib。

开启安装路径下（D:\\Cadence\\SPB_15.5\\share\\library）的cds.lib，使用写字板开启编辑：

将DEFINEspiceelem./spiceelem修改为：DEFINEspice_elem./spice_elem末行留一空行并存储。

重启计算机，安装终止。

三、ConceptHDL原理库的建立

1、我们先开启ProjectManagement,之后出现CadenceProductChoices这个窗口,选择AllegroPCBLibrarian610(PCBLibrarianExpert).点击OK,创立一个新的LibraryProject.

Cadence原理库的三级结构：

Group组操作。用好group命令可以提高画图效率。

a.在原理图中框出要定义为一个组的所有元素。

b.使用GroupCopyAll（Copy）或Move命令对该组进行操作。需要注意的是CopyAll命令可将元件，连线以及连线属性全部复制，而Copy无法复制连线属性。

假使你想跨页拷贝，可新建一个窗口，重复a,b两个步骤，将要复制的组拷入新建窗口内。

为使图纸明了，清白。有时需隐蔽一些属性。如：path，可使用

Goup--Create--ByExpression并输入path，再选择Group—PropertyDisplay—Invisible即可。

GlobalFind查找命令。你可以通过某个元器件序号或某个网络名在繁杂的原理图中将之迅速定位。如下图查找D10.

或选择Net框，通过网络名，即可快速定位该网络。如下图：

（6）.存盘

完成原理图的绘制后，将原理图存盘。

（7）.对原理图检查

Toolcheck命令，对报错的的各项逐个修正。

Check通过后，将原理图存盘。

五、网表文件的导入

1.在ConceptHDL环境下，点击FileExportPhysical，或ProjectManager环境中按DESIGNSYNC按钮。并选择ExportPhysical.

弹出窗口如下图：

设置完后单击OK，就开始网表文件的导入操作。

若package成功,将生成网表文件。否则，修改错误直至打包成功。

2．ToolsBackAnnotate反标注

在packager完成后和pcb板完成后，一般要对电路原理图进行反标注，以使pcb与原理图保持一致。经过反标后，软件会自动给每个元器件赋予一个序号。如$location=d1?,无需手工给元器件加序号。

3．PackagerUtilities

ToolsPackagerUtilitiesBillOfMaterial生成料单.

ToolsPackagerUtilitiesNetlistReport可查看网表。

4.经过网表文件的导入操作，原理图中包含的所有设计信息将被导入到PCB设计文件中，以后的操作就是在***.brd文件的基础上进行，该文件存储在：设计目录的Project\\worklib\\Design\\physical下

4.ConceptHDL原理图的设计

点击DesignEntry进入Concept-HDL。

Concept-HDL是Cadence的电路原理图设计输入环境

在concept中电路原理图的设计流程

（1）Addingparts放置元器件。

使用Componentadd命令在原理图中加元器件。

注意：为避免调出的元器件连线错位，栅格设置要注意，Toolsoptions的Grid选项。

首先应放入标准图框，再在图框内添加所需器件。其中介绍两个命令：

Version改变元器件符号版本

Section指定规律元器件在物理封装中的位置。并显示pin_number.如下图：

对含有PPT信息的器件(PPT表包含有器件的材料代码和封装信息)，可以按下图，选择以Physical方式从PPT中调入器件。

（2）.Addingwires

a.使用WireDraw命令可在连线的同时，对该线网加信号名。

靠近需要连线的元件管脚处，使用shift+right键可以确凿快捷地捕获pin脚并连线。

b.使用WireRoute命令可自动完成点到点连线。

（3）.Namingwires

Concept—HDL可以通过一致信号名自动建立两个线网的连接关系。

使用Wiresigname命令可标记一根线网

使用Textchange命令改正和重新命名信号名。

a.总线

总线的信号名格式为〈msb..lsb>,msb指总线的最高位。Lsb指总线的最低位。当为某根线网定义了总线格式的信号名后,该线将自动加粗，有别于单根信号线。

b.总线支线及其网络名。

Bustap:给拆分出的总线各信号线编号，以便定义每条信号线的连接关系。

选择命令Wire—BusTap，绘制总线分支线连接。

然后选择命令Wire—BusTapValues,弹出BusTapRangs对话框，

填写总线最高位，最低位和递增率，OK后，由鼠标单击左键，释放鼠标左键；从总线最高位贯穿到总线最低位，然后单击鼠标左键，即可一次设定该部分总线支线。

BusName:Wire—BusName,给总线各支线命名的鼠标操作也如上。

（4）.添加属性（Property,attribute）

DisplayAttachments:显示属性依附关系。

指给元件和信号线添加各种属性。下面仅介绍几个寻常给元件添加的属性。

a.LOCATION:定义规律元件的物理封装编号。如d1,r5,l3?

b.JEDEC_TYPE:定义了一个规律元件的