μPSD中存储器系统配置

μPSD中储存器系统的配置介绍μPSD的储存器系统内部构造和配置方法，议论了有关的使用方法。

PSDSOFT软件背景假如对ST企业的μPSD器件有必定认识，熟习MCS-51系列单片机的内部构造及原理，使用过PSDSOFTEXPRESS和KEIL开发设计，将对理解本文有很大的帮助。MCS-51单片机采纳哈佛构造的系统构造，即数据储存器空间与程序储存器空间相互独立。它有16根地点总线，最大寻址能力为64K，这决定程序或数据空间不可以超出64K。以上两点是本文所有议论的前提基础。PSD的储存器系统构造PSD由标准8032核和ST企业的PSD（可编程系统器件）组成，储存器系统包含两个主要部分，一是8032的内部储存器资源：256B内部RAM和128B内部特别功能存放器SFR；二是PSD中的储存器模块：主/次FLASH储存器，扩展的SRAM及控制PSD的CSIOP（Chip-SelectI/OPort，近似于8051的SFR）。μPSD的主/次FLASH是完整同样的储存介质（初期的PSD813F1中的次储存器是EEPROM构造的），是两个独立的储存器。主FLASH往常分4～8块，每块16～32kb；次FLASH往常分2～4块，一般每块为8kb。μPSD中使用译码可编程译码逻辑阵列（DPLD），页存放器PAGE，储存器控制存放器VM，结合实现对储存器系统的配置。对于IAP和分页技术为何μPSD中要有两个FLASH？简单地说，这是为了实现IAP而设计的。IAP就是“在应用中编程或升级代码”，其原理是：单片机中装有一套用户程序和一套代码更新程序。正常状况下，单片机运转的是用户程序；在需要程序升级时，系统会切换到代码更新程序，经过串口或其余通讯口下载新的用户程序代码，并写入到本来的用户程序储存器中，更新达成后，再切换回至用户程序。鉴于MCS-51系统构造特色，在同一个储存器中运转主程序和改写程序是不行能实现的。所实用MCS-51来实现IAP功能的系统都一定有两个独立的储存器。实现IAP的难点在于储存器的切换控制，表此刻μPSD中主要就是怎样使用VM存放器以及怎样对储存器的片选控制。别的，跟着应用要求愈来愈高，代码长度不停增添，64K的限制已经成为设计中的瓶颈。很多软/硬件供给商都全力推出自己的方案以实现MCS-51对大于64K的支持，分页技术应运而生。分页设计中最重要的就是公共区和分页区的设置，所谓公共区就是在所有的页面中均为有效的一块储存器区。在程序空间中，64K范围（1页）内的程序是连续的，一旦超出此范围，只保存低16位，最高位将被抛弃，程序会跳回开始处运转。保证程序在页面切换时不会“跑飞”就是经过公共区实现的。分页技术的实现方法是：当程序在调用位于分页区的程序时，第一保存返回地点，而后转跳到公共区履行，再改正页存放器到新的页号实现页面的切换，调用程序，返回到公共区，恢还本来页号，最后从保存的返回地点返回。公共区的大小由用户自行设定，在μPSD中往常使用主/次FLASH中的一块或多块作为公共区，如使用1块次FLASH即8KB，2块次FLSAH即16KB，1块主FLASH则是32KB，若只想使用主FLASH中的20KB作公共区也是可行的，只需将主FLASH的地点范围只定义为20K的范围就能够了。自然，公共区的大小不可以超出64K。公共区一定设在64K范围的低端，这是由于MCS-51中止进口地点的原由。公共区中保存所有的公用子程序，中止服务程序，全局常数表以及系统的初始化部分及页面切换程序。μPSD储存器的空间配置μPSD中储存器系统配置主假如对程序空间的设置，相对而言数据空间的配置略微简单调点。μPSD中主/次FLASH可设置为程序或数据空间，这是由VM存放器决定的，VM存放器的作用如表1所示。VM的内容可在运转时由MCU进行改正，这是实现IAP的重点。在PSDSOFT软件流程中可设置主/次FLASH为程序、数据储存器或程序/数据混淆储存器，实质上就是对VM存放器上电时的默认值进行设置，换句话说，就是确立上电时主/次FLASH分别位于什么空间。表1VM存放器各位作用表中，“#RD能够/不可以接见”是指此储存器能否位于数据空间，“#PSEN可以/不可以接见”是指此储存器能否位于数据空间，由于在MCS-51系统中对外面数据/程序空间的接见就是经过#RD和#PSEN进行划分的。举例说明：VM=0CH，表示主FLASH位于程序空间，次FLASH位于数据空间；VM=16H，表示主FLASH位于数据和程序空间，次FLASH位于程序间。位0用来指定用来指示外设IO

SRAM能否位于程序空间，由于SRAM只在数据空间有效。位7模式的同意与严禁，详细将在后边介绍。图1可帮助对VM寄存器作用的理解。图1μPSD中储存器系统构造如图1所示，VM位0～4与#RD、#PSEN结合实现对主/次FLASH及SRAM的选择。这里是经过输出同意#OE信号进行控制的，也就是说即便储存器的地点有效（CS有效），假如#OE无效，也不可以接见到此储存器的内容。主/次FLASH的#OE有两个有效输入项，由VM位3/4控制#RD能否起作用，VM的1/2位来控制#PSEN能否起作用。在VM的各位确立后，可依图1画出简化的配置构造。这里的#OE信号是对主/次FLASH的每一块同时有效的。在实现IAP时，经过VM来实现对主/次FLASH的空间进行换，比如，主FLASH作用户程序，次FLASH用作升级程序；正常工作时，主FLASH作程序空间，运转用户代码，在进行程序升级时，将次FLASH切换作程序空间，并运转次FLASH中的升级程序，再把主FLASH换到数据空间，对主FLASH中的用户代码进行更新。PSD储存器的地点配置PSD中对储存器地点分派需恪守以下规则：规则1．主/次FLASH块FS0～FS7，CSBOOT0～CSBOOT3的地点范围不可以大于其物理尺寸；规则2．主FLASH块FS0～FS7之间地点不可以重叠；规则3．次FLASH块CSBOOT0～CSBOOT3之间地点不可以重叠；规则4．SRAM、I/O、外设I/O地点不可以重叠；规则5．主FLASH，次FLASH和SRAM，I/O，外设I/O，若地点重叠，储存器有效优先级为SRAM、I/O、外设I/O最高，次FLASH次之，主FLASH最低。在PSDSOFT设计中，若违犯规则2、3、4会出现错误，一定改正才能进行下一步；而违犯规则1只会发出警示，假如忽视必定要当心。规则5属于解说型规则，不会提出任何提示，注意地点重叠状况下优先级低的储存器不可以被访问。PSD中经过DPLD对每个储存器的地点进行分派，DPLD的构造如图2所示。图2DPLD的构造DPLD包含“与”阵列和“或”阵列，“与”阵中有输入项共57项，“或”阵中有输出项共16项。输入项表示可参于地点译码的信号，输出项即每个储存器的CS信号。DPLD的输入项中最常用的是A0～A15，页存放器PGR0～PGR7，#RD、#PSEN、#WR、ALE。PDN是在功率管理时使用，假如在地点中加入PDN，表示只有在电源有效时地点译码才有效，往常这项是自动加入的，使用者可不用管。DPLD的输入项和输出项不是一定所有配置的。在对μPSD的储存器进行地点配置时，一个最重要的原则是“不超出64KB就不要分页，没有使用到的块就不用配置”。对于小的项目中没有使用到所有储存器，不用去配置，这样既简单，减少犯错，又方便调试和检查。除CSIOP是一定配置的外，其余项均可依据需要进行配置。PSEL由外设I/O模式控制，在PIO模式下，PA口的所有I/O被设置为三态、双向MCU数据缓冲器方式，与MCU的P0口有些近似。DPLD中一定申明PSEL0和/或PSEL1的有效地点范围，在接见此地点时，PA口进入PIO方式。前面所述的VM存放器中第7位是PIO模式同意/严禁控制，PIO模式的内部控制构造如图3所示。为防止PSEL0和PSEL1所指定的范围在程序/数据空间都有效，应在PSEL0和PSEL1中加入“！#PSEN”信号，以保证PIO模式仅在接见数据空间时有效。图3PIO模式内部控制构造使用PSDSOFT对μPSD进行配置和编程PSD中PAGE是一个8位存放器，最多可实现256个页面，PAGE存放器与地点范围的配置是同时起作用的。假如你的系统中无论是程序仍是数据储存器的设计高出了64k，一定要分页。μPSD的PAGE存放器的8位能够独立使用，在PSDSOFT中可定义为两种方式，即PAGING和LOGIC。PAGING就是作为分页使用，LOGIC是作为一般逻辑输入功能，近似于PLD中的节点NODE，或许CPLD中的宏MACRO。作为PAGING时，一定从最低位开始，使用N位作为PAGING，可实现2N个页面的分派，即储存器的地点配置中有2N个页面可选择。使用作为LOGIG时一定从高位开始使用，能够为之定义一个名字，可用作DPLD的输入项。MCU在运转时能够对PAGE的进行读/写操作，可是不可以按位操作，也就是说一定先障蔽再改正。在程序和数据均不超出64K时，不用分页，PGR0～PGR7不参加译码。此刻的PSDSOFT软件中不要求用户再写地点方程式，只需要填写地点范围能够了。不使用分页时，片选的PGAENUMBER就不可以填任何值，假如填“0”则表示位于页0。在PSDSOFT中对公共区的设置方法很简单，只需不填作为公共区的储存器的片选中的“PAGENUMBE”就能够了。μPSD储存器配置实例作为本文的结束，举一个典型的μPSD应用实例，读者可参照其储存器的配置方案。使用μPSD3234A-40U6器件，将FS0～FS7用作程序/数据储存器，地点在8000H～0FFFFH，分别位于页0至页7；CSBOOT0～CSBOOT3作为程序储存器，作为公共区，地点是0000H～7FFFFH。扩展SRAM位于0000H～1FFFH，CSIOP位于7F00H～7FFFH，用户I/O空间定义为7E00H～7EFFH。这样的储存器配置能够