第四章 触发器和定时器

第四章触发器和定时器1第一页，共五十三页，2022年，8月28日4-1导论触发器的功能触发器是数字时序逻辑电路的基本单元电路。它是由门电路构成的，且具有记忆功能，能够存储1位二值信号。触发器的特点具有两个能自行保持的稳定状态——0状态和1状态。用来表示二进制的0和1。触发器的现态和次态触发器接收输入信号之前的状态叫做现态，用Qn表示。触发器接收输入信号之后的状态叫做次态，用Qn+1表示。2第二页，共五十三页，2022年，8月28日若：Qn=0则：Qn+1=0Qn=1Qn+1=1稳定状态若：Qn=0Qn=1则：Qn+1=1“1”状态若：Qn=0Qn=1则：Qn+1=0“0”状态则：Qn+1=1Qn+1=1SD=1RD=1SD=0RD=1SD=1RD=0SD=0RD=0RDSD触发器既不是1态，也不是0态，在正常工作时，输入信号不允许输入SD=RD=0的信号。1100110011

0QQ&&4-2基本RS触发器3第三页，共五十三页，2022年，8月28日功能表逻辑符号QQSDRDSRQ时序图注意：QnQn0101*1*101000Qn+1Qn+1RDSDSDRDQQRDSD＝00,QQ＝11;RDSD由0011,下一状态不定1100110011

0QQ&&RDSD4第四页，共五十三页，2022年，8月28日应用防抖开关tuA0uYt0t1理想波形实际波形uBt0t1t1tuA0t1uBt0t1uYt0t1RRVCCSABY&&5第五页，共五十三页，2022年，8月28日4-3

同步RS触发器电平触发：在控制电平CP的控制下接收数据。CP＝0，不接收外部输入．由于交叉耦合的作用，保持原有状态。当CP＝1时，其输出状态由R、S端的输入信号决定。QQSRCP&&&&6第六页，共五十三页，2022年，8月28日1、逻辑关系功能表0QnQnQn+1Qn+1RSCP100QnQn10110110011111*1*逻辑符号QQSRCPRDSD置位端复位端RDSDQQSRCP&&&&7第七页，共五十三页，2022年，8月28日同步RS与基本RS触发器比较同步RS触发器增加了控制端CP。CP=0时，保持触发器稳定状态不被破坏。SD=0,触发器置位;RD=0,触发器复位。RS的意义更直观。在CP=1且RS=“11”时,同样存在不定状态。8第八页，共五十三页，2022年，8月28日2、触发器功能的几种表示方法CPSRQn+1Qn+1(1)时序图9第九页，共五十三页，2022年，8月28日波形分析1CPRSQn+1Qn+1QQSRCP&&&&10第十页，共五十三页，2022年，8月28日波形分析2CPRSQn+1Qn+1不定QQSRCP&&&&11第十一页，共五十三页，2022年，8月28日（2）特征方程QnR01S00011110010011Qn+1=S+RQnRS=0(CP=1)（3）状态转换图状态转换图表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。01S=R=0S=0R=

S=1R=0S=0R=112第十二页，共五十三页，2022年，8月28日RS触发器存在的问题——空翻CPSRQ有效翻转空翻在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。13第十三页，共五十三页，2022年，8月28日

边沿触发器—维持阻塞D(一)正边沿触发的D触发器结构工作原理CPDQQ1234561、D=1时：若CP=0，若CP从01，100111101门3、4封锁，Qn+1=Qn门3、4打开，Qn+1=1能否发生空翻？0110100101置1维持线1置0阻塞线14第十四页，共五十三页，2022年，8月28日2、D=0时：01CPDQQ123456若CP=0，若CP从01，门3、4封锁，Qn+1=Qn门3、4打开，Qn+1=01111100110010置0维持线Qn+1=DCP特点1.CP正跳变时，才接受输入数据。2.CP＝1及CP＝0期间，输入数据变化不会影响触发器状态。15第十五页，共五十三页，2022年，8月28日D触发器的直接(异步)置0、置1功能CPDQQ123456CP=1期间,RD=0,使Q=0;同时使门3输出1，门4输出0。即使RD=0撤除，Q=0也可以保持不变。SD也是同样考虑,要接入门5。CP＝0期间,RD=0或SD=0都可以作用到基本触发器,直接影响QQ输出.RD撤销后也能维持状态。RDSD16第十六页，共五十三页，2022年，8月28日D触发器的直接(异步)置0、置1功能不论CP=0期间还是CP=1期间，只要有RD=0，就有Q=0,Q=1。当RD=0撤除后，Q=0将一直保持到下一个CP正跳变来到为止。QQDCPRDSDCPRDDQn+117第十七页，共五十三页，2022年，8月28日集成D触发器12345678RD1D1

CP1

SD1

Q1Q1

地

+VCC

RD2D2CP2SD2Q2Q27474141312111098123456712345678R

Q1

Q1

D1D2Q2Q地

+VCC

Q4Q4D4D3Q3Q3CP741751615141312111091234567818第十八页，共五十三页，2022年，8月28日D触发器应用【例】分析下面组合电路的逻辑功能。&1&R+5VQ4Q3Q2Q1D4D3D2D1S4S3S2S1Q4Q3Q2Q1RCPD74LS175四人抢答器19第十九页，共五十三页，2022年，8月28日比较：同步D触发器（锁存器）如何消除R-S触发器的不定状态？R-S电位型触发器的输入由R，S双端输入改为单端输入，就不会出现不定状态了！功能表(CP=1)DQn+10011DQCPQ1&&&&20第二十页，共五十三页，2022年，8月28日电位触发D触发器功能表(CP=1)DQn+10011逻辑符号QCPQDRDSD特征方程Qn+1=D(CP=1)状态转换图01D=0D=0D=1D=1QQCPDRDSD&&&&21第二十一页，共五十三页，2022年，8月28日时序图当CP＝1时，Q＝D;也就是Q接收D的输入。因此,CP＝1“电位”一到，触发器就接收数据，叫“电位触发器”，也叫“锁存器”。CPDQn+122第二十二页，共五十三页，2022年，8月28日两种基本触发器的应用比较D0Q0D1Q1D2Q2D3E

Q3F0F1F2F3D0Q0D1Q1D2Q2D3CP

Q3CP四位锁存器四位D触发器23第二十三页，共五十三页，2022年，8月28日两种基本触发器的应用比较CPF0~F3锁存器Q0~Q3t1t1t1t2t2Q0~Q3正沿D24第二十四页，共五十三页，2022年，8月28日电位型只能当作寄存器CPDCPDCPDCPDCP1Q2Q3Q4Q4D3D2D1DRD25第二十五页，共五十三页，2022年，8月28日正边沿D触发器可以用作移位寄存器DQ0CPDQ1CPDQ2CP……CP串行输入RD0001Q0Q1Q2CP11001右移移位寄存器00011002110301110锁存器不能作为移位寄存器26第二十六页，共五十三页，2022年，8月28日正边沿D触发器可以用作计数器DQ0CPDQ1CPDQ2CPCPRDQ2Q0Q1Q2000100110111011001同步六进制计数器...27第二十七页，共五十三页，2022年，8月28日4-5边沿JK触发器1.分析结构和工作原理28第二十八页，共五十三页，2022年，8月28日4-5主从式边沿JK触发器同步RS触发器的缺点：使用时有约束条件RS=0。1．电路结构

为此，将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门，这样，就构成了JK触发器。JK从触发器主触发器CP=0时，主触发器不工作，从触发器接收住触发器的值；CP=1时，主触发器工作，接受JK的值，从触发器不工作；CP由1到0时，29第二十九页，共五十三页，2022年，8月28日2．逻辑功能(1）功能表：（2）特性方程：30第三十页，共五十三页，2022年，8月28日3.逻辑符号

(a)上升边沿(b)下降边沿

31第三十一页，共五十三页，2022年，8月28日4.状态转换图和时序图

例1已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。32第三十二页，共五十三页，2022年，8月28日例2已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。在画主从触发器的波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）（2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。33第三十三页，共五十三页，2022年，8月28日2.集成负边沿J—K触发器QQJKCPRDSD74LS73/双下降沿J—K触发器74LS109/双上升沿J—K触发器12345678CP1RD1

K1

+VCC

CP2RD2J2

J2Q1Q1地

K2Q2Q27473141312111098123456734第三十四页，共五十三页，2022年，8月28日3.T触发器QQJKCPRDSDJKTQn1Qn0Qn+1TQQTCPRDSD保持—翻转触发器Qn+1=TQn01T=0T=0T=1T=135第三十五页，共五十三页，2022年，8月28日T触发器应用CPT0Q0T1Q1“1”“1”CPQ0n+1Q1n+1分频器36第三十六页，共五十三页，2022年，8月28日4-6555定时器555定时器是一种用途广泛的模拟数字混合集成电路。它可以构成单稳态触发器、多谐振荡器、压控振荡器等多种应用电路。

双稳单稳多谐触发信号输出37第三十七页，共五十三页，2022年，8月28日4.6.1555定时器的工作原理4.6.2555定时器构成单稳态4.6.3555定时器构成多谐振荡器4.6.4555定时器构成施密特触发器4.6.5555定时器构成压控振荡器(VCO)38第三十八页，共五十三页，2022年，8月28日4.6.1555定时器的工作原理1.GND地3.OUT输出端5.CV电压控制端6.TH高电平触发端7.DIS放电端8.VCC电源端2.TL低电平触发端4.Rd 清零端39第三十九页，共五十三页，2022年，8月28日1.当TH＞2VCC/3，TL＞1VCC/3时，比较器A1=H，比较器A2=L，触发器置0，3脚和7脚输出低电平。2.当TH＜2VCC/3，TL＞VCC/3时，比较器A1=Ｌ，比较器A2=L，触发器状态不变，3脚和7脚输出低电平。放电管饱和。40第四十页，共五十三页，2022年，8月28日3.当TH＜2VCC/3，TL＜VCC/3时，比较器A1=Ｌ，比较器A2=Ｈ，触发器置１，3脚和7脚输出高电平。放电管截止。4.当TH＜2VCC/3，TL＞VCC/3时，比较器A1=Ｌ，比较器A2=L，触发器状态不变，3脚和7脚输出高电平。放电管截止。41第四十一页，共五十三页，2022年，8月28日从555定时器的功能表可以看出几个特点：1.有两个阈值电平，分别是电源电压的1/3和2/3；2.输出从低到高，从高到低有回差；555定时器功能表

3.输出端和放电端的状态一致，要通都通，要断都断；4.输出与两触发端是反相关系。⑤CV⑥TH②TL④R③OUT⑦DIS直流LLL通悬空＞2VCC/3＞VCC/3HLLL通交流＜2VCC/3＞VCC/3HLH通断接地＜2VCC/3＜VCC/3HHHH断42第四十二页，共五十三页，2022年，8月28日4.6.2555定时器构成单稳态初始状态下，没有触发，ui是高电平，所以输出是低电平。当ui加上触发低电平时，输出将跳变到高电平，放电管关断。放电管关断，电源将经过R向C充电，uC按指数规律上升。此时，ui已经撤消，变为高电平，所以当uC充电到上限阈值电平（VCC2/3）时，输出将跳变为低电平。完成一次单稳过程。43第四十三页，共五十三页，2022年，8月28日ui000uCuOttt2VCC/3注意：触发脉冲必须是窄脉冲，要比暂稳态的时间tw还要短。否则触发作用始终存在，输出将不会在uC达到2VCC/3时返回低电平。tw44第四十四页，共五十三页，2022年，8月28日单稳态发器暂稳态时间的计算：根据uC的波形， 由过渡过程公式即可计算出暂稳态时间，为此需要确定三要素，uC(0)=0V、uC(∞)=VCC、=RC、当t=tw时，uC(tw)=2VCC/3代入公式。于是可解出注意一:触发输入信号的逻辑电平，在无触发时是高电平必须大于，低电平必须小于，否则触发无效。注意二:触发信号的低电平宽度要窄，其低电平的宽度应小于单稳暂稳的时间。否则当暂稳时间结束时，触发信号依然存在，输出与输入反相。此时单稳态触发器成为一个反相器。45第四十五页，共五十三页，2022年，8月28日4.6.3555定时器构成多谐振荡器电容器之所以能够放电，是由于有放电端7脚的作用，因7脚的状态与输出端一致，7脚为低电平电容器即放电。46第四十六页，共五十三页，2022年，8月28日00uOtt2VCC/3tw1uC1VCC/3tw2

tw1：uC(0)=VCC/3V、uC(∞)=VCC、1=(RA+RB)C、当t=tw1时，uC(tw1)=2VCC/3代入公式。于是可解出

tw2：uC(0)=2VCC/3V、uC(∞)=0V、

1=RBC、当t=tw2时，uC(tw2)=VCC/3代入公式。于是可解出

图4.29多谐振荡器波形图

47第四十七页，共五十三页，2022年，8月28日因