频率计电子线路设计

武汉理工大学《电子电路设计与制作》报告【实验题目】：数字频率计的设计与制作【实验目的】：通过该题目的设计和实验。了解数字频率计的电路组成与基本工作原理，掌握简易数字频率计的设计方法与电路调整、测试技能。掌握时基振荡电路和分频电路，锁存清零控制器，锁存器，译码驱动器，数码管的使用和管脚连接方法。更加深入理解数字电子技术的理论，增进工程实践能力。【设计内容及要求】：=1\*GB3①基本设计内容设计并制作一个简易的数字频率计电路。技术指标要求是：1．测量信号:正弦波、方波信号,信号幅度Vxm=(0.2-5V)；2．测量频率范围:1Hz-9，999Hz;3．频率准确度4．显示方式:4位十进制数显示;5．时基电路由555（或556）振荡器产生1HZ脉冲信号=2\*GB3②设计要求数字频率计的电路组成框图与时序要求如图1所示：图1数字频率计电路组成框图1．提出两种测量频率的方案，论证各自的优、缺点。选择其中一种加以详细的设计与实验。2．进行设计电路的EWB仿真与硬件电路搭建、调试。3．也可用单片机或EDA进行电路设计与仿真。4．撰写实验报告

1数字频率计的设计原理与方案１基本设计原理该数字频率计是直接用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对正弦波、方波、三角波的频率进行自动的测量。所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可表示为f=N/T。其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率fx。时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则门控电路的输出信号持续时间亦准确地等于1s。闸门电路由标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭，计数器停止计数。由于计数器计得的脉冲数N是在1秒时间内的累计数，所以被测频率fx=NHz。1.2整体电路设计方案数字频率计主要由5个基本单元组成：放大整形电路、时基电路、计数锁存电路、逻辑控制电路和译码显示系统。当系统正常工作时，脉冲发生器提供的1Hz的输入信号，经过测频控制信号发生器进行信号的变换，产生计数信号，被测信号通过信号整形电路产生同频率的矩形波，送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定显示数据，显示译码驱动电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。在数码显示管上可以看到计数结果。

２单元电路的设计2.1放大整形电路放大整形电路由晶体管9014和74LS00等组成。其中9014组成放大器将输频率为fx的周期信号如正弦波三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。由于输入的信号幅度是不确定、可能很大也有可能很小，这样对于输入信号的测量就不方便了，过大可能会把器件烧毁，过小可能器件检测不到，所以在设计中采用了这个信号调理电路对输入的波形进行阻抗变换、放大限幅和整形，信号调理部分电路具体实现电路原理图和参数如图2.1所示：图2.1放大整形电路图2.2时基电路此电路由555定时器组成一个多谐振荡器，要求产生一个标准信号（高电平持续时间为1s），振荡器的频率f=1/(t1+t2)=0.8Hz，其中t1=1S，t2=0.25S由公式t1=0.7(R1+R2C)和t2=0.7R2C因此，我们可以计算出各个参数通过计算确定了R1取47K欧姆，R2取39K欧姆，电容取10μF。再加入一个100K的可变电阻，来改变电路占空比。这样我们得到了比较稳定的脉冲。如图2.2所示。图2.2时基电路2.3计数锁存电路计数器是按十进制计数的。需要注意的是，如果在系统中不接锁存器，则显示器上的显示数字就会随计数器的状态不停变化，只有在计数器停止计数时，显示器上显示的数字才能稳定，所以，计数器后面必须接入锁存器。计数器的作用是对输入脉冲计数。根据设计要求，最高测量频率为9999Hz，应采用4位十进制计数器。可以选用现成的用74LS90芯片集成的10进制计数器。图2.3计数锁存电路2.4逻辑控制电路该电路实现的逻辑功能是：当时基信号下降沿到来时产生锁存信号，锁存信号的负跳变沿又产生清零信号。时序波形如下图所示。的图2.4时序波形图此逻辑功能可通过一片74LS123来实现。它包含两个可重复触发的单稳态触发器，分别产生锁存和清零信号。它们的脉冲宽度由电路的时间常数决定。设锁存信号和清零信号的脉冲宽度相同且t=0.02s，根据公式t=0.45RC,若取R=10K,则C=t/0.45R=4.4uF,取标称值4.7uF。由74LS123的逻辑功能知，当，触发脉冲从A1端输入时，在触发脉冲的负跳变作用下，输出端Q1可获得一正脉冲，作为锁存信号。将此锁存信号从A2端输入，输出端可获得一负脉冲，作为清零信号。图2.5逻辑控制电路2.5译码显示电路本设计采用的是由74LS48芯片集成的译码器。分段式显示器(LED数码管)由7条线段围成8字型，每一段包含一个发光二极管。外加正向电压时二极管导通，发出清晰的光，有红、黄、绿等色。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。LED数码管有共阳、共阴之分。使用时，公共阴极接地，7个阳极a~g由74LS48集成的七段译码器来驱动控制，如图所示。

３电路的调试1、接通电源后，用双踪示波器（输入耦合方式置DC档）观察时基电路的输出波形，应如图1所示的波形Ⅱ，其中s，s，否则重新调节时基电路中的R1和R2的值，使其满足要求。然后改变示波器的扫描速率旋钮，观察74LS123的第13脚和第12脚的波形，应有如图1所示的锁存脉冲Ⅳ和清零脉冲Ⅴ的波形。2、将4片计数器74LS90的第2脚全部接低电平，锁存器74LD273的第11脚都接时钟脉冲，在个位计数器的第14脚加入计数脉冲，检查4位锁存、译码、显示器的工作是否正常。3、在放大电路输入端加入＝1kHz，＝1V的正弦信号，用示波器观察放大电路和整形电路的输出波形，应为与被测信号同频率的脉冲波，显示器上的读数应为1000Hz。4、数字频率计是否存在误差，造成误差的原因有哪些？在调试的时候存在一定误差，造成误差的原因是滑动变阻器的阻值调节不当。5、数字频率计中，逻辑控制电路有何作用？时基信号Ⅱ结束时产生负跳变用来产生锁存信号Ⅳ，锁存信号Ⅳ的下降沿产生清零信号Ⅴ；锁存信号Ⅳ和清零信号Ⅴ可由