2011年硬件工程师应聘笔试题及答案

你知道那些常用逻辑电平？TTLCOMSVHDLVERILOG、ABLE8D muxinv实现异或 21.D23.WhatisPCChipset?结构图 信号与系统:时域与频域关系RS232cTTL逻辑是负。41、.列举你知道的几种电容：比如铝电解电容、电解电容、 Flash器的写大约C语言中，do{}while()和while() 113、MOOREMEELEYT2minD2T3p1218p1219Mux,timing3、最基本的如三极管曲线特性。（未知）NANDflashNORflash 6、FPGAASIC的概念，他们的区别。（未知） 19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。（威盛VIA2003.11.06笔试试题26PN管的宽长比大？（仕兰微电子3541F(x,y,z)=xz+yz’。（未知36f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）48、DD锁存器的区别。（新太硬件面试49、简述latchfilp-flop的异同。（未知61、BLOCKINGNONBLOCKING赋值的区别。（南山之桥78、sram，falshmemorydram的区别？（新太硬件面试timeDFFmetastability的情况。如果数据信号什么是竞争与现象？怎样判断？如何消除产生毛刺叫。冗余项（只能消除逻辑而不能消除功能。D2倍分频的逻辑电路？什么是状态图？DD端，实现二分频。异步电路主要是组合逻辑电路，用于产生地址译、FIFO或RAM的读写控制信号脉冲，其逻辑输出与任何时钟信于异步电路设计，往往会导致时序分析，不适当的应用latch则会大量浪费资源。锁相环是一种反馈电路，其作用是使得电的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由在系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的板卡共享同一个80MHz20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行。TTL是可以直接互连。TTL接到CMOS5V12V。a) （FPGA:FieldProgr bleGateArrayplex bleLogic设想你将设计完成一个电子电路方案。请简述用EDA软件（如PRO PCBERCERC100%PCBkeepoutPCB6PCB设计规划PCBKeepout7Rule89muxinv实现异或regsetup,holddelayDelay<period-setup-Mos反向器二输入与非门二输入或非门三输入与非门0k'P8q;h22g)i4f/Z(j3p:Ty$i8s,UltraEdit-32Editplus.exe.M$|i_0典型图形化输入工具-Mentor的RenoirUltraEdit-328S$_)P$Vc3Debussy1t%G1|4_+p9h61Y6;l.w6I:d,M41)功能仿真)y2)验证逻辑模型(没有使用时间延迟)。3)典型工具有Mentor公司的、Synopsys公司的VCS且调试器最好用，Mentor公司的对于读写文件速度最快，波形窗口比较好用。1)把设计翻译成原始的目标工艺2)最优化3)合适的面积要求和性能要求4)典型工具有Mentor公司的LeonardoSpectrumSynopsys公司的DCSynplicity公司的Synplify5)推荐初学者使用Mentor公司的LeonardoSpectrum，SynplicitySynplify布局和布线R+J83lj7Dc'e%zR&f-1)映射设计到目标工艺里指定位置2)指定的布线资源应被使用3)由于PLD市场目前只剩下 Ac，QuickLogic，Atmel5PLD390％的市场份额，而我们Al，XilinxPLDAlQuartusIIMaxplusII、XilinxISEFoudation。E4)MaxplusIIFoudationAlXilinx公司的第一代产品，所以布局布线一QuartusIIISE。3d,c${:JZ)1)2)验证设计一旦编程或配置将能在目标工艺里工作（使用时间延迟。3)SynopsysPrimeTimeMentorGraphics ysis1)1)验证版版图设计。2) InterruptBIOS:BasicInputOutputSystemUSB:UniversalSerialBusVHDL:VHICHardwareDescriptionLanguageSDR:SingleDataRate21.D23.WhatisPC提供对CPU的类型和主频、内存的类型和最大容量、ISA/PCI/AGP插槽、ECC纠错等支持。南桥则提供对级能源管理）等的支持。其中北桥起着主导性的作用，也称为主桥（HostBridge）。除了最通用的南北桥结构外，目前组正向更高级的加速集线架构发展，In的8xx系列组就是这类组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直接接入主，能够提供比PCI总线宽一倍的带266MB/s。DSP能够对实时的运算密集型提供有效的支持。GPP能够有效支持这些非DSP类的控制信息密集型应用。在体结构上都采用了多指令流出技术，DSPVLIW结构，GPPSuperscalar,PowerPC74xx。GPPMIPS/MFLOPS/MOPS来表现。DSP（数字信号处理）、CPU（处理器）、MCU（微控制器）在结构、特点、功能以及用途上的区别？DSP为快速处理数字信号而设计，结构上数据，地址总线分开，数据的吞吐量更大。指令集的设计多考虑信号处理。MCUARM在设计上，总线也是分开的。，，多应用在嵌入式平台，的接口是集成在一起的。一颗就能完成所谓原码就是二进制定点表示法，即最为符号位，“0”表示正，“1”表示负，其余位表示数值的大小反码表示定：正数的反码与其原码相同；负数的反码是对其原码逐位取反，但符号位除外。8位二进制反码补码表示定：正数的补码与其原码相同；负数的补码是在其反码的末位加[+7]原=B[+7]反B[+7]补B[-7]原B[-7]反B[-7]补B1000（8H [-8]偏置码=0000（4位显示 [7]偏置码SRAM是英文StaticRAM的缩写，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部的数据SSRAMSynchronousStaticRandomAccessMemory的缩写，即同步静态随机存取器同步是指Memory工作需要步时钟内部令的发送与数据的传输都以它为基准随机是指数据不是线性依次，对于SSRAM的所有都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同，异步SRAM的独立于时钟，数据输入和输出都由地址的变化控制。SDRAMSynchronousDynamicRandomAccessMemory,同步动态随机存取器，同步是指Memory工作需要步时钟，内部令的发送与数据的传输都以它为基准；动态是指阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次，而是由指定地址进行数据读写。f(t)=sinwt就是时域曲①伏安特性曲线，二极管开启电压为③共射特性曲线：输入特性曲线和输出特性曲线。Uce增大时，曲线右移。Re集成运放频率补偿：一、滞后补偿1.2.密勒效应补偿二、超前补偿一 稳定静态工作点，引入直流负反馈；为改善放大电路动态性能，应引入交流负反馈二、根据信号源的性质决定引入串联负反馈或者并联负反馈。信号源为内阻较小电压源，为增大输入电阻，减小三、根据负载对放大电路输出量的要求，负载需要稳定的电压信号时，引入电压负反馈。需要稳定的电流信号时，四、需要进行信号变换时，将电流信号转换为电压信号，引入电压并联负反馈。将电压信号转换为电流信号时，引1.2.RC3.反相比例电路运算电路、T型反相比例运算电路、同相比例运算电路（电压跟随器。积分运算电路和微分运算电路P324-325线的王者，PCI32。由于并行传送方式的前提是用同一时序信号，用同一时序接收信号，而过分提升时钟频率将难以让数据传送的时SATA1.0150MBpsSATA2.0/3.0300MBps600MBps。RS232cTTLTTL15V00VRS232c1为-3—-12V0位校。具体方法：一、滞后补偿1.简单电容补偿2.密勒效应补偿二、超前补偿。根据奈奎斯特定律，信道的极限速率（根据奈奎斯特定律，信道的极限速率（bps）等于信道带宽的2倍（理论状态信道的极限速率（bps）等于信道带宽的2倍（理论状态），是对传输2进制数据而言。也就是说信号要么是高，表示0；要么是低，表示1。这时一个周期最多表示一个高，一个低。一个周期2位。但如果有四种信号，分别表示00，01，10，11，那么一个信号就表示2位，就是可以传输4倍带宽。这就是编码方式。64QAM，就可以一次表示6bit对于理论上的无噪音线路，带宽可以到达无穷大。但实际上都是有噪音的，噪音的大小决定了各信号之间的电平差距。也就是到底可以有多大的带宽。工作在截止区和饱和区。此过程包括了4个时间参数：延迟时间Td上升时间Tr时间Ts下降时间关闭时间为：时间+下降时P26ECL是一种非饱和型门电路，它所含三极管只工作在截止区和临界饱和区。基区没有多余电荷进一步提高了逻辑G。MOSNMOSCMOSMOS电路TTL2.4V0.8V。ECL电路高电平为-0.8V，低电平为-1.6V。CMOS5V2.5V5V0VTTL电路。CMOS输出功TTL门。数字逻辑电路分为组合逻辑和时序逻辑电路两类。组合逻辑电路不含元件，输入和输出间没有反馈5、选择逻辑门装配。2、时序电路划分为米里型和摩尔型两种。米里型输出信号与电路状态和输入变量有关。摩尔型仅取决于电DMA传输是器和外设接口间的直接数据传输。即在器和I/O接口间开辟的高速传输通道，从而达到CPU对的方法实现。DMACI/O接口没有差别，它们都是总线上的从设备。另外。DMAC具有总线主设备的功能。40、IIR，FIR滤波器的异同。firiirfir滤波器后他们的时间差不变。这是很1.1.（v_hyx错误，欢迎指正)元器件的支撑体，是电子元器件电气连接的提供者。由于它是采用电子印刷术制作的，故被称为“印刷”SMT:表面贴装技术(SurfaceMountingTechnolegy是新一代电子组装技术,它将传统的电子元器件压缩成为体积只FPGA:FPGA是英文FieldProgr bleGateArray的缩写，即现场可编程门阵列，它是在PAL、GAL、PLD等可 电解电容j.绦纶电容k.聚丙烯电容l.泥电解m有极性有机薄膜电容i.合金41、.b.固态电容c.陶瓷电容d.钽电解电容e.云母电容f.玻璃釉电容g.聚苯乙烯电容h.玻璃膜电容CPLD:CPLD（ComplexProgr bleLogicDevice）是ComplexPLD的简称,一种较PLD为复杂的逻辑元件。CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用 ASIC:ASIC（ApplicationSpecificIntergratedCircuits）即 要而设计、制造的集成电路。目前用CPLD（复杂可编程逻辑器件）和FPGA（现场可编程逻辑阵列）来进行ASIC度以及编程方式上具有各自的特点。ASIC的特点是面向特定用户的需求，品种多、批量少，要求设计和生产周期 DSPDSPDigitalSignalProcessing的缩写(数字信号处理的理论和方法)DigitalSignalProcessor(用于数字信号处理的可编程微处理器)DSP技术,则一般指将通用的或的DSP处理器用于完成数字信号SRAM:SRAM的英文全称是"StaticRandomAccessMemory"，翻译成中文就是"静态随 WDT:WatchDogTimer:脉宽调制( -PulseWidthModulation)是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效 地址或存放中断服务程序的首地址6.74L373被称为透明锁存器，“透明”一词的含义是指：不锁存时输出对于输入是透明的。（锁存器不同于触发器，它 10万次左右C语言中，do{}while()和while() C语言中，如果申明charp[3][]={"Basic","Fortran","Pascal"};则 C语言中，全局变量、StaticStatic局部变量的空间占用是有区别的，前两者在普通数据区Static局部变量在动态区中生成。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争。电路的稳定需要有可靠的建立时间DLatch。1、从节约功耗及的灌电流能力考虑应当足够大；电阻大，电流小以上三点,1k10kOC门电路要输出“1OC门作驱动（例如控制一个LED）灌电流工作时就可以不加上拉电阻OCOC门就是集电极开路，输出总之加上拉电阻能够提高驱动能力。12、IC设计中同步复位与异步复位的区别。（南山之桥）13、MOOREMEELEY状态机的特征。（南山之桥Moore状态机的输出仅与当前状态值有关,且只在时钟边沿到来时才会有状态变化Mealy状态机的输出不仅与当前状态值有关,而且与当前输入值有关,这FIFO,双口跨时域的信号要经过同步器同步，防止亚稳态。例如：时钟域1中的一个信号，要送到时钟域2，那么在这个信222d触发器，其时212中触发器的建立保持时间，而产生亚FIFO的设计中，比较读写地FIFO来解决问题。我们可以在 时加上一个低电平使能的LockupLatch以确保Timing能正确无误hold<Delay<period-16T,D1T1maxT1minT2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（）18、说说静态、动态时序模拟的优缺点。（威盛VIA2003.11.06笔试试题它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对设计进行全面的时序功能 R、LCR、C组成，具有不用电感、体积小、重量轻等优点。集成运放的开环电压增益和输入阻抗SVC的调节范围要由感性区扩大到容性区，所以滤波器与动态控制的电抗器一起并2～7次，因此，基波损耗较5020～50％，属节能型，滤波效果等效。三阶单调谐滤波器是损耗最小的滤波器，但组成复杂些，投资也高些，用于电弧炉系统中，2次滤波器选用三阶滤波器为好，其5次及以上次谐波的低阻抗通路。虽然无源滤波器具有投资少、效率高、结构简单及方便等优点，在现阶段广泛用于配电网中，但由于滤波器特性子技术的发展，人们将滤波研究方向逐步转向有源滤波器（ActivePowerFliterAPF）。APF即利用可控的功率半导体器件向电网注入与谐波源电流幅值相等、相位相反的电流，使电源的总谐波电流为b．滤波特性不受系统阻抗等的影响，可消除与系统阻抗发生谐振的；c．具有自适应功能，可自动补偿变化着的谐波，即具有高度可控性和快速响应性等特Z0118所示，共发射极特性曲线可以用描点法绘出，也可以由晶体管特性图示仪直接显示出来。UBEUBEIBZ0119IB＝f（UBE）|UBE=常数Z0119（1）UBE0UCE0IBUCEUCE＞1VIBIBUBEUCE较大时（UCE＞1VIB=0的那条特性曲线以下的区域。在此区域里，三极管的发射结和集电结都处于反向偏置状态，三极管失去了放大作用，集电极只有微小的电流IcEO。饱和区：指绿域。在此区域内，对应不同IB值的输出特性曲线簇几乎重合在一起。也就是说，UCE较小时，IcIcIBIc的控制能力。这种情况，称为三极管的饱和。饱和时，三极管的UCES表示。UCESUCES0．8V左右。OA线称为临界饱和线（绿域右边缘线在此曲线上的每一点应IcsIBSIcsIBS的关系仍然成立。IB不变，则三极管可以看成是一个恒流源。,使输入信号增加的称正反馈.反之则反.按其电路结构又分为:电流反馈电路和电压反馈电路.正反馈电路多应用在电子振荡电,而负反馈电路则多应用在各种高低频放大电p.应用较广,所以我们在这里就负反馈电路加以论述.负反馈对放大器性能有四种影响:1.负反馈能高放大器增益的稳定性.2..3..4负反馈能提高放大器的信噪比.5.负反馈对放大器的输出输入电阻有影响.1（）是一种最基本的放大器电路,这个电路看上去很简单,但其实其中包含了直流电流负反馈电路和交流电压负反馈电路.R12BG,R3,C24,C3,它防止交流电流负反馈的产生.一..BGBR12的分压值,BGEIe*5那么BGB、E间的电压=VBVE=VIe*R5.如温度变化BGeE↑,BG基发极的电压=VB-E=VBIe*5↓.使直流工作点获得稳定.e↑所引起的,所以属于电流负反馈电路.其C3,C3,R5,使放大器的放大系数大打折扣.二.R4C4组成,输出电压经过这条支路反馈回输入端.由于放大器的输出端的信号与输入信号电压在相位上是互为反相的,所以由于反馈信号的引入削弱了原输入信号的作用.所以是电压负反馈电路.R4是控制着负反馈量的大小,C4.当输入的交流信号幅值过大时,如果没有R4和C4,放大器就会进入饱和或截止的状态,使输出信号出现削顶失真.由于引入了负反馈使输入交流信号幅值受到控制,所以避免了失真的产生.5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作NANDflashNORflashNORNAND是现在市场上两种主要的非易失闪存技术。RAM中。NOR1～4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响了它的性能。NOR的地址空间是线性的。被称为CodeFlash。SSFD（Solid-StateFlashDisk）DataFlash。或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NAND器件执行擦除操作是十分NOR0。NORNAND的区别性能比较flash闪存是非易失器，可以对称为块的器单元块进行擦写和再编程。任何flash器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NAND器件执行擦除操作是十分简单的，而NOR则要求在进行擦除前先要将目标块内所有的位都写为0。由于擦除NOR器件时是以64～128KB的块进行的，执行一个写入/擦除操作的时间为5s，与此相反，擦除NAND器件是以8～32KB的块进行的，执行相同的操作最多只需要4ms。执行擦除时块尺寸的不同进一步拉大了NORNAND之间的性能差距，统计表明，对于给定的一套写入操作（尤其是更新小文件时），的擦除操作必须在基于NOR的单元中进行。这样，当选择解决方案时，设计师必须权衡以下的各项因素。NOR的读速度比NAND稍快一些。NAND的写入速度比NOR快很多。NAND的擦除速度远比NOR快。NAND的擦除单元更小，相应的擦除电路更加简单。NAND的实际应用方式要比NOR复杂的多。NOR可以直接使用，并在上面直接运行代码，而NANDI/O接口，因此使用时需要驱动。接口差别NORflashSRAM接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。NAND器件使用复杂的I/O口来串行地存取数据，各个产品或厂商的方法可能各不相同。8个引脚用来传送控制、地址和数据信息。NAND读和写操作采用512字节的块，这一点有点像硬盘管理此类操作，很自然地，基于NAND器就可以取代硬盘或其他块设备。NOR的特点是 内执行(XIP,eXecuteIn ce),这样应用程序可以直接在flash闪存内运行,不必再把代码读到系统RAM中。NOR的传输效率很高,1～4MB的小容量时具有很高的成本效益,但是很低的写入和擦除速度大大影响了它的性能。它的性能。NAND结构能提供极高的单元密度,可以达到高于flash的管理需要特殊的系统接口。密度,并且写入和擦除的速度也很快。应用NAND在SRAMRAMSDRAM：SynchronousDRAM器SSRAM：SynchronousStaticRandomAccessMemory同步静态随机器。它的一种类型的SRAM。SSRAM的同，异步SDRAM：SynchronousDRAM器6、FPGAASIC的概念，他们的区别。（未知）答案：FPGAASIC。AIC:集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低AIC(ppliationSpecifcIC又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时检验等优点。OTPmeansonetimeprogram，编MTPmeansmultitimeprogram，多次性编程OTP（OneTimeProgram）是MCU的一种器类型MASKROM的MCU价格便宜，但程序在出厂时已经，适合程序固定不变的应用场合OTPROM的MCU价格介于前两者之间，同时又拥有可编程能力，适合既要求一定灵活性，又要求低成本的ROM的话（ROM的了），一EAEA引脚没拉0.1uF的电容会有所改善。如果电源没220uF的。遇到系统不稳定时，就可以并上电容试试（越靠近Re；发射极电容补偿的方法是给Re1Ce1，Ce1Re1对高分量的负反馈作用减弱，正好提Re140-70Ω，Re4-7kΩ时，Ce11,000-2,000pF；电感并联补偿主要是考虑三RC电路，RCZc=1/ωCRC电路有一f0RC3，各段补偿电R、C决定，f0=1/2πωRC。ALT="3：参考电路"> 1:2:computer00单端运放的Uic=( Uid=(Y+-Y- 选择电阻是需要考虑电阻的功率阻值允许加载在其两端的最大电压允许通过的最大电流等等LCL、C1MHzLC调谐回路的不同连接方式，LC正弦波振荡器又可分为变压器反馈式（或称互感耦合式、电感三点式和电容三点式三种33、DACADC的实现各有哪些方法？（仕兰微电子）模数转换指的是将输入的模拟量转换为数字量输出，实现这种转换功能的电路称为模数转换器，简称ADC（ DigitalConverter）。点，应用在不同的场合。高速且精度要求不高，可以选用并联比较型ADC；低速、精度高且强的场合，可以选积分型ADC；逐次渐进型ADC兼顾了两者的优点，速度较快、精度较高、价格适中，应用较为普遍。AD转换要经过采样、保持、量化和编码等过程。采样-保持电路对输入模拟信号进行采样并保持，量化是对采样信号A/D转换=模拟/数字转换，意思是模拟讯号转换为数字讯号；D/A转换=数字/模拟转换，意思是数字讯号转换为模拟ADCADCADC电路通常由两部分组成，它们是：采样、保持电路和量化、编码电路。其中量化、编码电路是最的部件，ADC转换电路都必须包含这种电路。ADC它的工作特点是：工作速度低，转换精度高，能力强19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。（威盛VIA2003.11.06笔试试题它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对设计进行全面的时序功能00011110015891126PN管的宽长比大？（仕兰微电子和载流子有关，P管是空穴导电，N管电子导电，电子的迁移率大于空穴，同样的电场下，NP管，因3541F(x,y,z)=xz+yz’。（未知x,y41zz36f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）。48、DD锁存器的区别。（新太硬件面试49、简述latchfilp-flop的异同。（未知）----锁存器（latch)--触发器（flip-flop)--fpgalatchFPGA中触发器资源丰富，不用白不用，latch由于是电平触发的，相对触发器来说容易产生毛刺，电路不稳定。latchasic中用的较61、BLOCKINGNONBLOCKING赋值的区别。（南山之桥78、sram，falshmemorydram的区别？（新太硬件面试sram：静态随机器，存取速度快，但容量小，掉电后数据会丢失，不像DRAM需要不停的REFRESH，制造成本较高，通常用来作为快取(CACHE)体使用dram：动态随机器，必须不断的重新的加强(REFRESHED)电位差量，否则电位差将降低至无法有足够的能量表现每一个单位处于何种状态。价格比sram便宜，但速度较慢，耗电量较大，常用作计算机的内存使用。1.5V/3.3VTIDSP的发展同集成电路的发展一样，新的DSP都是3.3V的，但目前还有许多电路是5V的，因此在DSP系统5V3.3VDSP混接问题。在这些系统中，应注意：1)DSP5V的电路（D/A），无需加任何缓冲电路，可以直接连接。2)DSP5V的信号（A/D），由于输入信号的电压>4VDSP的电源电压，DSP74LVC2455V3.3V的信号。3)仿真器的JTAG3.3VDSP。目前DSP发展的片内器RAM越来越大，要设计高效的DSP系统，就应该选择片内RAM较大的DSP。片内RAM同片外器相比，有以下优点：1)片内RAM的速度较快，可以保证DSP无等待运行。2)对于C2000/C3x/C5000系列，部分片内器可以在一个指令周期内两次，使得指令可以更加高效。3)片内RAM运行稳定，不受外部的干扰影响，也不会干扰外部。4)DSP片内多总线，在片内RAM时，不会影响其它总线的访DSP5V3.3VDSP取代。4如何选择DSP的电源TMS320LF24xx：TPS7333QD，5V3.3V500mA。TMS320VC33TPS73HD318PWP，5V3.3V1.8V750mA。TMS320VC54xx：TPS73HD318PWP，5V3.3V1.8V750mATPS73HD301PWP，5V3.3V750mATMS320VC55xx：TPS73HD301PWP，5V3.3V750mA。TMS320C6000：PT6931，TPS560003A。DSP的指令周期较快，慢速 C2000READYWSGR7个等待。其中程序器和数据器及I/O可以分别设置。对于C3x系列：硬件等待信号为/RDY，低电平是不等待。软件等待由总线控制寄存器中的SWW和 Y决定，可以加入最多7个等待，但等待是不分段的，除了片内之外全空间有效。C5000READYSWWCRSWWSR寄存器决定，可以加入最多14个等待。其中程序器、控制程序器和数据器及I/O可以分别设置。对于C6000系列（只限于非同步器或外设）：硬件等待信号为ARDY，高电平时不等待。软件等待由外部为了方便DSP器的配置，一般DSP的中断向量可以重新定位，即可以通过设置寄存器放在器空间的任何地方。注意：C2000的中断向量不能重定位。TI的DSP最高主频可以从的型号中获得，但每一个系列不一定相同1)TMS320C2000TMS320F20620MHzTMS320C203/C20640MHzTMS320F24x20MHz。TMS320LF24xx30MHz。TMS320LF24xxA40MHzTMS320LF28xx150MHz。2)TMS320C3x系列：TMS320C3025MHz。TMS320C31PQL8040MHz。TMS320C32PCM6030MHzTMS320VC33PGE15075MHz。3)TMS320C5000系列：TMS320VC54xx160MHzTMS320VC55xx300MHz。4)TMS320C6000系列：TMS320C62xx300MHzTMS320C67xx230MHzTMS320C64xx720MHz可以，DSPDSP DSP的速度较快，为了保证DSP的运行速度，外部 器需要具有一定的速度，否则DSP 对于C2000系列：C2000系列只能同异步的 器直接相接。C2000系列的DSP目前的最高速度为150MHz。建 ；；对于C3x系列：C3x系列只能同异步的 器直接相接。C3x系列的DSP的最高速度，5V的为40MHz，3.3V的为75MHz，为保证DSP无等待运行，分别需要外部 器的速度<25ns和<12ns。建议可以用的 ROMAM29F400-70：256K×16，70ns，5VSRAM：CY7C199-15：32K×8，15ns，5V；CY7C1021-15：64K×16，15ns，5V；CY7C1009-15：128K×8，15ns，5V；CY7C1049-15：512K×8，15ns，5V；CY7C1021V33-15：64K×16，15ns，3.3V；；对于C54x系列：C54x系列只能同异步的 器直接相接。C54x系列的DSP的速度为100MHz或160MHz，为保证DSP无等待运行，需要外部 器的速度<10ns或<6ns。建议可以用的 ROMAM29LV400-55(SST39VF400)：256K×16，55ns，3.3V59个等待（Flash）。SRAM：CY7C1021V33-12：64K×16，12ns，3.3V，加入一个等待；对于C55x和C6000系列：TI的DSP中只有C55x和C6000可以同同步的 ROMAM29LV400-55(SST39VF400)：256K×16，55ns，3.3VSDRAMHY57V651620BTC-10S：64M，10ns。：； DSP8TTL门。十五.TMS320C2000系列的常见问题？0WatchdogDSP0OUTloadflashFlashRAM，不能用简单的写指令写入，需要专门的程序写入。CCS和CSourceDebuggerloadflash写入。OUTloadRAMRAM中。能加在ROM中的。硬件断点，设置 RAMflash内。TMS320C32的 器配置：TMS320C32的程序 器可以配置为16位或32位；数据 器可以配置为8位、16位或32位。TMS320VC33PLLTMS320VC33PLL1.8V3.3V5V。十七.DSP？MPSDDSP（TMS320C30/C31/C32），DSP；JTAGDSPJTAGDSPDSP可以用不同的名JTAGDSPLS的慢速DSPDSP时，DSPCPLD的时序严十九.DSP系统构成的常用1)TPS73HD3xx，TPS7333，TPS56100，PT64xx2)FlashSRAM：CY7C1021，CY7C1009，CY7C1049...4)FIFCY7C425，CY7C42x5...5)Dualport：CY7C136，CY7C133，CY7C1342...6)SBSRAM：CY7C1329，CY7C1339...7)SDRAM：HY57V651620BTC...8)CPLDCY37000系列，CY38000系列，CY39000系列9)PCI10)USB：AN21xx，CY7C68xxx...二十.bootDSP的速度尽快，EPROMflashDSPRAMRAMDSP充分RAMROMRAMflashDSP中，TI在出厂时了一段程序，在上电后完成从ROM或外设将代码搬到用户指定的RAM中。此段程序称为"boot3)仔细检查hex文件是否转换正确。4)用仿真器boot过程，分析错误原因。二十三.DSP为什么要初始化？DSPRESET后，许多的寄存器的初值一般同用户的要求不一致，例如：等待寄存器，SP1)2)3)外TI公司为了方便客户开发DSP，在它的上提供了许多程序的示例和应用程序，如MATH库，FFT，FIR/IIR等，可以在TI的网页免费。二十五.如何获得DSP算法TIThirdPartyDSPTI的网页搜索你所需的算法，找到通过算法的公eXpressDSPDSPDSPDSP软件的速度。以往DSP软件的开发没有任何标准，不同的人写的程序一般无法连接在一起。DSP软件的调试工具也非常不方便。使得DSP软件的开发往往滞后于硬件的开发。eXpressDSPCCS(CodeComposerStudio)开发平台，DSPBIOS实时软件平台，DSP算法标准和第支持四部分。利用该技术，可以使你的软件调试，软件进程管理，软件的互通及算CCSeXpressDSPCCSDSPBIOS是eXpressDSP的基本平台，你必须学有DSPBIOSDSPeXpressDSP技术的程序连接在一起。同时也保证你的程序3Ginternate的发展，要求处理器的速度越来越高，体积越来越小，DSP的发展正好能满足这一发展的要求。因为，传统的其它处理器都有不同的缺陷。MCU的速度较慢；CPUCPU的成本较高。DSPMCU或其它处理器，而成本有可能更低。DSPDSPMIPSFLOPS表示，即百万次/秒钟。根据您对处理速度的要求选择适合的器件。一般选择处理速度不要过高，速度高的DSP，系统实现也较。精度：DSP分为定点、浮点处理器，对于运算精度要求很高的处理，可选择浮点处理器。定点处理器也可完DSP程序、数据、I/OMCU不同，DSP在一个指令周期内能完成多个DSP的指令效率很高，程序空间一般不会有问题，关键是数据空间是否满足。数据空间的大小可以通过DMA的帮助，借助程序空间扩大。DSPDSPDSP系统，尽量用定点算法，DSP。DSPDSPC内部部件：根据应用要求，选择具有特殊部件的DSP。如：C2000适合于电机控制；OMAP适合于多等。二十九.DSPMCU相比的特点？DSPMCU2)DSP3)DSP均为16位以上的处理器，不适合于低档的场合。4)DSP可以同时处理的较多，系统级成本有可能较低5)DSP6)DSP的集成度较高，可靠性较好。三十.DSPCPU相比的特点？1)DSP2)DSP3)DSP4)DSP的性能高，可以处理较多的任务。一.C2000Flash？DSPFlashLF240x的编写可以a.MCb.F20620MHzc.F240PLLC240_CFG.I20MHzd.LF240xPLLd.BFLWx.BAT提供串口编写：TI在你的程序中编写：TI的网页上有相关资料。三十二.DSPFlash？DSPFlashOUTHEXDSPFlashFlashFlashRAMC5000BOOTRAMFLASHRESET后C5000BOOT48K。解决的方法如下：RESETFLASH译码在数据区，RAMBOOTBOOTRAMI/O命令（XF），FLASHRAMBOOT程序（此程序必须用户自己编写），FLASHBOOT的其它代码搬移RAM中。三十四.DSP外接器的控制方对于一般的器具有RD、WR和CS等控制信号，许多DSP（C3x、C5000）都没有控制信号直接连接器，一1.CSPS、DSSTRB2./RD=/STRB+/R/W3./WR=/STRB+R/W。三十五.GEL文件的功能？CCSDSPTMS320LF2407#defineSCSR10x7018scsr1寄存器#defineSCSR20X7019scsr2寄存器#defineWDKEY0x7025wdkey寄存器#defineWDNTR0x7029wdntr寄存器StartUp();开始函数{GEL_MapReset();;空间复位GEL_MapAdd(0x0000,0,0x7fff,1,1);定义程序空间从0000－7fff可读写GEL_MapAdd(0x8000,0,0x7000,1,1);8000－f000可读写GEL_MapAdd(0x0000,1,0x10000,1,1);0000－10000可读写GEL_MapAdd(0xffff,2,1,1,1);定义i/o0xffff可读写GEL_MapOn();空间打开GEL_MemoryFill(0xffff,2,1,0x40);i/o40h*(int*)SCSR1=0x0200;scsr1*(int*)SCSR2=0x000C;scsr2mp/mc*(int*)WDNTR="0x006f";wdntr*(int*)WDKEY="0x055";wdkey*(int*)WDKEY="0x0AA";wdkey}TIDSPTIDSP进行无缝连接。器件与器件之间不需要任何的连接TICCSDSPANSICC语言编写主程序，用汇编语言编写子程序，中断服务程序，一些算法，C语言调用这些汇编程序，这样效率会相对比较高DSPC,c语言的场合都可以实现浮点运算。三十九.JTAG头的使用会遇到哪些情况？DSPCLKOUTTCK10M3.3VDSP中，PD3.3V5VPP4)DSPDSPTDODSPTDIDSP比较多四十一.DSPM（，把片内的Flash掉，免去每次更改程序都要重新烧写Flash工作。3xdsp5000，6000dspPage0范围内的任何空间。四十二.有源晶DSP的内部振荡器，信号比较稳定。有源晶振用法：一脚悬空，二脚接地，三脚接输出，四脚接电1)程序没有结尾循环的程序。2)nmi管脚没有上拉4)5)硬件系统有问题。四十四.FLASH引导的一点经验这方面的东西。我用的DSP是5416，以其为，做了一个相对独立的子系统（硬件、软件、算法，目前都已基本FLASH：SST39VF400A-70-4C-EK都是贴片的，FLASHDSP0x8000-CCS：SARAMDARAMDARAM0xFFFF处写入引导表的起始地址（0x8000SARAMDARAMDARAMPROJECTLOADLOAD搬移程序，然后执行搬移程序，烧写OK!附：搬移程序（参考）四十五.LF2407AFLASHTI现在关于LF24x写入FLASH的工具为c2000flashprogsw_v112。可以支持LF2407、LF2407a、LF2401及相关的LF240x系列。建议使用此版本。在h /docs/tool/toolf...灿写松招闯绦颉?/a>在使用这个工具时注意：一,先解压，再执行setup.exe。cctoolsadvanceoptionsViewConfigfile中修改倍频。存盘后，在相应的下（tic2xx\\algos\\相应目录）buildall.bat就可以完成修改了。再进行相应的操作即可。2timings.xxtimings.xx。例如LF2407atimings.40。Timings.xxinclude\\timings.xlsexceladvanceoptionsViewConfigfile中修改相应的位置。存盘后，在相应的下运行buildall.bat就可以完成修改了。3TMS320LF240XADSPFLASH0X43H，程序写入此空间，如果写了，此空间的数据被认为是加密位，断电后进入保护FLASH状态，使FLASH次写入加密位的数据作为。4、2407ADOSc2000flashprogsw_v112RAM0x40-0x43HProgramisarrayed0x40－0x43hffff，认为处于调试状态，flash不会加密；、断电后，下次重新烧写时需要往word0～word3输入已设的，再unlock，成功后可以重新烧写了6、VCPP管脚接在＋5V 下的readme1,readme2帮助文件8.注意*.cmd40-43HFALSH加密。profiler－>profilepointbreak100(clkclk的低)disablewachdog,不知道为什么watchdogDSPdisablereset。四十九。DSP100问问：DSP的电源设计和时钟设计应该特别注意哪些方面？外接晶振选用有源的好还是无源的好？TI的配套电源。外接晶振用无源的好。问：TMS320LF2407A/D转换精度保证措施。5VDSPDSP的时钟输入端，DSP电路板的时钟，如何选择比较好？DSP答：建议使用时钟，以保证同步。硬件设计要根据DSP的时序，选择 TMS320VC5402DSP的接口。DSPPCB板时应注意哪些问题？问：请问DSP在与前向通道(比如说AD)接，布线过程中要注意哪些问题，以保证AD采样的稳定性？问：DSP主板设计的一般步骤是什么？需要特别注意的问题有哪些？答：1.选择；2.设计时序；3.设计PCB。最重要的是时序和布线。问：在硬件设计阶段如何消除（包括模拟信号及高频信号）？应该从那些方面着问：DSP板的电磁兼容（EMC）设计应特别注意哪些问题问：用电感来模拟电源和数字电源，其电感量如何决定？是由供电电流或噪音要求来决定吗？有没有计算？PCB2个方面，1.模拟信号与模拟信号之间的干扰：布线时模拟信号尽量走粗一些，如果有条件，2个模拟信号之间用地线间隔。2.数字信号对模拟信号的干扰：数字信号尽量远离模拟信号，数字信号不能穿越模拟地。三．DSP（FFT12bitADC功能。DSPDSP广。请问