中职 数字电路第4章 触发器电子课件

第4章触发器4.1基本触发器（Flip-Flop）4.2同步触发器4.3典型集成触发器4.4触发器的应用4.1.2基本触发器（Flip-Flop）4.1.1触发器及分类触发器(Flip-Flop)，简称FF是构成数字系统的基本逻辑单元电路之一。触发器具有如下基本特性：(1)具有两个稳定状态，分别表示二值逻辑（或二进制数）0、1；(2)具有触发翻转特性，在输入信号的作用下，两个稳定状态之间可以相互转换；(3)现有稳定状态将保持到下一个有效输入信号到来时，才有发生变化的可能。触发器由门电路构成，它有一个或多个输入端；两个互补输出端，分别用Q和表示。通常用Q端的状态表示整个触发器的状态。触发器根据逻辑功能的不同可分为：RS触发器、D触发器、JK触发器、T触发器、T’触发器等；根据电路结构和动作特点的不同可分为：基本RS触发器、钟控触发器、主从触发器和边沿触发器等。此外，根据存储数据原理的不同，还可以分为静态触发器和动态触发器。4.1.2基本RS触发器基本RS触发器是结构最简单的触发器，下图所示为由与非门构成的基本RS触发器。1.工作过程简介（1）。触发器置0。将输入端称为置0端，也叫复位端（Reset）。（2）。触发器置1。将输入端称置1端，也叫置位端（Set）。（3）

（4）2.触发器逻辑功能描述触发器接收输入信号之前的状态称为触发器的现态，用Qn表示；触发器接收输入信号之后的状态称为触发器的次态，用Qn+1表示。现态和次态是两个相邻离散时间里触发器输出端的状态，描述触发器的逻辑功能就是要找出触发器次态与现态及输入信号之间的关系。触发器逻辑功能使用以下5种方法：特性表、特性方程（CharacteristicEquation）、状态转换图(StateDiagram)、驱动表、波形图，也称时序图(WaveForm)来描述。（1）特性表。

表示触发器的次态Qn+1与现态Qn及输入信号之间关系的真值表，称为特性表，也叫状态转换真值表（StateTable）。基本RS触发器的特性表如下:

输入变量触发器状态变换说明000×触发器状态不定001×0100触发器置001101001触发器置110111100触发器保持原状态不变1111（2）特性方程。

表示触发器的次态Q

n+1与现态Q

n及输入信号之间关系的逻辑表达式，称为触发器的特性方程，也称为特征方程或次态（状态）方程。基本RS触发器的特性方程为：

在上式中，是使用基本RS触发器的约束条件，即正常使用时、不能同时为0。（3）状态转换图

表示触发器状态发生变化时，对输入信号的要求。

基本RS触发器的状态转换图如下：说明：图中的两个圆圈表示触发器的两个稳定状态，箭头表示触发器在输入信号作用下状态转换的方向，箭头线旁标注的、的值表示触发器状态转换的条件。

（4）驱动表。

根据触发器现态Q

n和次态Q

n+1的值确定输入信号取值的关系表，称为触发器的驱动表，也称激励表。基本RS触发器的驱动表如下输出变量状态的变化对输入变量的要求

Qn

Qn+1

00×101101001111×【例4.1】

已知基本RS触发器输入波形如下，设触发器起始状态为1。请画出该触发器输出的波形。解根据给出的输入信号变化情况，参考基本RS触发器的特性表，将输入信号的变化情况，将输入信号分为t1～t10变化区间。4.1.2基本触发器【例4.2】已知基本RS触发器输入波形如下，设触发器起始状态为1。请画出该触发器输出的波形。解根据输入信号的变化情况，将输入信号分为t1～t7变化区间。画出该触发器输出的波形如下

4.1.2基本触发器或非门电路构成的基本RS触发器该触发器输入信号高电平有效，当两个输入信号同时呈现高电平时，触发器状态不定。基本RS触发器的特点是电路简单，一个触发器可以存储一位二进制代码，是构成各种复杂触发器的基础；但由于采用电平直接控制方式，输入信号在全部时间内都可以直接控制输出端的状态，导致电路抗干扰能力下降。同时输入信号之间存在约束关系，限制了触发器的应用。

4.2同步触发器具有时钟脉冲控制的触发器称为同步触发器，又称时钟触发器（或钟控触发器）。4.2.1同步RS触发器同步RS触发器是在基本RS触发器的基础上增加两个由时钟脉冲信号CP控制的与非门G3、G4构成的。下图为带直接复位端和直接置位端的同步RS触发器电路，图中CP端为时钟脉冲信号输入端，简称钟控端。1.工作过程简介CP=0时，G3、G4门被封锁，输出均为1。此时，不论输入信号R、S如何变化，触发器的状态保持不变。CP=1时，G3、G4门解除封锁，触发器的次态Q

n+1取决于输入信号R、S及电路的现态Q

n。输入端和为直接复位端和直接置位端。端和端又称异步置0端和异步置1端，它不受CP脉冲信号的控制。可以通过端和端的值确定触发器的初始状态。2.触发器逻辑功能描述（1）特性表。时钟信号输入变量触发器状态说明CPRSQnQn+110000触发器保持原状态不变1001110101触发器置11011111000触发器置0110101110×触发器状态不定1111×0××00CP=0时，触发器状态不变0××11（2）特性方程。

同步RS触发器的特性方程为（CP=1时）（3）状态转换图与驱动表。状态转换图

同步RS触发器驱动表

状态转换对输入信号的要求QnQn+1RS00×001011010110×3．同步RS触发器的特点（1）CP=0时，触发器不接受输入信号，保持原状态不变。CP=1时，触发器接收输入信号R、S，并随R、S的变化而变化。（2）存在不定状态，即输入信号之间有约束。（3）存在空翻现象。

CP=1期间，输入信号的多次变化，将导致触发器的状态也随之多次发生变化，这种现象称为空翻。它与触发器在一个CP脉冲信号作用下，状态最多只能变化一次的原则相悖，应采取措施避免。由于同步RS触发器存在空翻现象，所以它只能用于数据锁存，而不能用于计数器、寄存器和存储器中。

4.2.2同步D触发器1、电路组成同步RS触发器具有两个输入端信号R、S，有时只需要一个输入端的触发器，于是将RS触发器接成如图4.12（a）所示的形式，可简化成图4.12（b）所示的电路结构，这样就构成了只有单输入端的触发器，即D触发器。它的逻辑符号图如图4.12（c）所示。图4.12同步D触发器逻辑电路及逻辑符号由真值表得D触发器的特性方程为DQnQn+1

功能说明000置001101置111由真值表得D触发器的状态转移图如上图所示，如果已知CP和D的波形，可画出D触发器的工作波形如下图所示：4.2.3同步JK触发器1、电路组成在同步RS触发器中正常工作时，当R和S输入信号为1时，触发器是禁止状态。为了消除这种状况，可将同步RS触发器的输入端做修改，将S端改成J，R端改成K。就构成了如图4.15（a）所示的同步JK触发器逻辑电路。2、逻辑功能分析当CP=0时，G3、G4门被封锁，因此J、K输入端的信号的变化对G1、G2没影响。因此触发器RS处于保持状态。当CP=1时，G3、G4门的输出根据J、K的输入状态00、01、10、11四种状态来判定。输出端Qn+1状态与RS触发器输出状态相同。当J、K=11时，触发器必将发生翻转。JK触发器的状态真值表如表4.4所示表4.4同步JK触发器状态真值表：根据真值表得JK触发器的特性方程为由真值表得JK触发器的状态转移图如图如果已知CP、J、K的波形，可画出同步JK触发器的工作波形如下图所示。同步RS触发器在CP=1期间内输入信号J、K可能发生多次变化，则触发器的状态也可能发生多次翻转或振荡。此工作特点容易使触发器的功能遭到破坏。空翻现象：在一个时钟脉冲期间，如果输入信号发生变化，使触发器发生翻转的现象。振荡现象：对于反馈型触发器（如本节学习的JK触发器），即使输入信号不发生变化，由于CP脉冲过宽，而产生的多次翻转（振荡）现象。为了避免空翻和振荡现象的发生，实际应用中一般采用边沿触发器。4.3典型集成触发器

为了提高触发器的工作可靠性，希望它的状态在每次CP作用期间里只能变化一次。为此，在同步RS触发器的基础上又设计出了主从结构触发器。主从触发器具有主从结构，能够克服空翻现象。4.3.1主从触发器4.3典型集成触发器1、主从RS触发器主从RS触发器由两个同步RS触发器组成的主触发器和从触发器首尾相连构成，但是控制主、从触发器工作的CP脉冲信号相位相反。主从RS触发器的特性表

CPSRQnQn+1说明↓0000在CP时钟脉冲信号的下降沿到来时，输入信号通过主触发器作用于从触发器，使触发器状态改变。

↓0011↓0100↓0110↓1001↓1011↓110×↓111×2、主从JK触发器1）.工作过程简介（1）J=0，K=0。由于门G7、G8输出均为1，所以触发器电路保持原有状态不变。（2）J=0，K=1。在CP=1期间，主触发器置0，CP脉冲信号发生负跳变后，从触发器接收主触发器状态，也被置0。（3）J=1，K=0。在CP=1期间，主触发器置1，CP脉冲信号发生负跳变后，从触发器接收主触发器状态，也被置1。（4）J=1，K=1。2）.触发器逻辑功能描述主从JK触发器特性表

CPJKQnQn+1说明↓0000保持↓0011↓0100置0↓0110↓1001置1↓1011↓1101取反↓1110主从JK触发器的特性方程。主从JK触发器的状态转换图。4.3.2边沿触发器边沿触发器是在时钟信号的某一边沿（上升沿或下降沿）才能对输入信号作出响应并引起状态翻转，也就是说，只有在时钟的有效边沿附近的输入信号才是真正有效的，而其它时间触发器均处于保持状态。因而大大提高了抗干扰能力，从根本上解决了触发器的空翻与振荡现象，工作更可靠。4.3.3维持阻塞触发器维持阻塞型边沿触发器1.工作过程简介CP=0时，电路状态保持原态。当CP由0跳变为1时，触发器接收数据，CP=1期间，即使输入D发生变化，电路状态也不再随之发生变化。2.触发器逻辑功能描述（1）特性表。

（2）特性方程。（CP↑有效）

CPDQn+10×Qn↑00↑111×Qn（3）状态转换图。带直接复位端和直接置位端的多输入维持阻塞D触发器的逻辑符号如下。

4.4触发器的应用

4.4.1触发器构成分频电路在二进制加法器的基础上，将每个D触发器的输出接回到输入D上，这样就构成了分频器。

设触发器F0的初始状态为0，则Q0＝0，，当CP脉冲的上升沿到来时，，，F0的状态变为1；接着当下一个CP脉冲的上升沿到来时，F0的状态又变成了0，此时F0的输出从0变为1，正好使触发器F1触发。按照这个的分析过程继续下去，我们就能得到分频器的波形图，如下图所示。可见，该电路确实实现了分频的功能。4.4.2触发器构成单脉冲去抖电路实际应用中，有时需要产生一个单脉冲作为开关输入信号，若采用机械式的开关电路会产生抖动现象，并由此引起错误信息。因此由触发器构成了单脉冲去抖电路。由基本RS触发器组成无抖动开关的电路如图4.27（b）所示。设在t1时刻，将开关SW从B拨动到A，由于机械开关的弹性作用，的波形图如图4.27（a）中显示的那样，会有一个抖动的过程，而端则从低电平跳到高电平，根据基本RS触发器的工作原理，且时，触发器输出Q=1，而由于抖动出现且时，触发器保持，所以最终结果是触发器输出Q＝1。当t2时刻SW从A拨动到B时的情况类似。由此可见，图4.27（b）的电路就实现了去抖动的功能。（a）波形图（b）电路图图4.27无抖动开关电路图和波形图4.4.3触发器构成第一信号鉴别电路在多个输入信号中选取最先到达的信号，并屏蔽其他后到达的信号，这样的电路称之为第一信号鉴别电路。在图4.28中，有三个信号分别输入到F1、F2和F3这三个D触发器的输入端，三个信号分别被开关S1、S2和S3控制。在初始状态时，三个开关都是断开的，这时，F1、F2和F3三个触发器的输入都是低电平，输出Q1、Q2和Q3也都是低电平。工作状态下，当三个开关S1、S2和S3被按下时，对应的输入就变成高电平，在CP脉冲的上升沿到达的时候，F1、F2和F3的状态就能变成1（即输出为高电平）。现在假设开关S2先被按下的情况，此时当CP脉冲的上升沿到达时，触发器F2的状态就改变为1，输出Q2＝1，。由图4.28中可以得到三个D触发器的CP脉冲的实际值是，因为现在的，所以。接着当S1和S3被按下，因为此时CP1和CP3始终为0，没有上升沿到达，所以F1和F2的状态保持原来的0，输