数电110章自测题及答案

第一章绪论一、填空题1、依据集成度的不一样，数字集成电路分位以下四类：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路。2、二进制数是以2为基数的计数体系，十六体系数是以16为基数的计数体系。3、二进制数只有0和1两个数码，其计数的基数是2，加法运算的进位规则为逢二进一。4、十进制数变换为二进制数的方法是：整数部分用除2取余法，小数部分用乘2取整法，十进制数23.75对应的二进制数为10111.11。5、二进制数变换为十进制数的方法是各位加权系数之和，二进制数10110011对应的十进制数为179。6、用8421BCD码表示十进制时，则每位十进制数可用四位二进制代码表示，其位权值从高位到低位挨次为8、4、2、1。7、十进制数25的二进制数是11001，其对应的8421BCD码是00100101。8、负数补码和反码的关系式是：补码=反码+1。9、二进制数+1100101的原码为01100101，反码为01100101，补码为01100101。-1100101的原码为11100101，反码为10011010，补码为10011011。10、负数-35的二进制数是-100011，反码是1011100，补码是1011101。二、判断题1、二进制数有0~9是个数码，进位关系为逢十进一。（）2、格雷码为无权码，8421BCD码为有权码。（√）3、一个n位的二进制数，最高位的权值是2^n+1。（√）4、十进制数证书变换为二进制数的方法是采纳“除2取余法”。（√）5、二进制数变换为十进制数的方法是各位加权系之和。（√）6、关于二进制数负数，补码和反码同样。（）7、有时也将模拟电路称为逻辑电路。（）8、关于二进制数正数，原码、反码和补码都同样。（√）9、十进制数45的8421BCD码是101101。（）10、余3BCD码是用3位二进制数表示一位十进制数。（）三、选择题1、在二进制技术系统中，每个变量的取值为（A）A、0和1B、0~7C、0~10D、0~F2、二进制权值为（B）A、10的幂B、2的幂C、8的幂D、16的幂3、连续变化的量称为（B）A、数字量B、模拟量C、二进制量D、16进制量4、十进制数386的8421BCD码为（B）A、001101110110B、001110000110C、D、5、在以下数中，不是余3BCD码的是（C）A、1011B、0111C、0010D、10016、十进制数的权值为（D）A、2的幂B、8的幂C、16的幂D、10的幂7、负二进制数的补码等于（D）A、原码B、反码C、原码加1D、反码加18、算术运算的基础是（A）A、加法运算B、减法运算C、乘法运算D、除法运算9、二进制数-1011的补码是（D）A、00100B、00101C、10100D、1010110、二进制数最高有效位（MSB）的含义是（A）A、最大权值B、最小权值C、主要有效位D、中间权值第二章逻辑代数基础一、填空题1、逻辑代数中三种最基本的逻辑运算是与运算、或运算、非运算。2、逻辑函数的五种表示方法是：真值表、逻辑函数式、逻辑图、卡诺图、波形图。3、逻辑代数中的三条重要规则是代入规则、反演规则、对偶规则。4、由n个变量构成逻辑函数的所有最小项有2n个，4变量卡诺图由16（24）个小方格构成。5、逻辑函数表达式有标准与-或和标准或-与两种标准形式。6、最简与-或表达式的标准是：与项个数最小、每个与响变量数最少。7、化简逻辑函数的主要方法有：代数（公式）化简法、卡诺图（图形）化简法。8、最小项表达式又称标准与-或表达式，最大项表达式又称为标准或-与表达式。二、判断题1、逻辑变量和逻辑函数的取值只有0和1两种可能。（√）2、逻辑函数Y=ABCD的与-或表达式是Y=(A+B)(C+D)。（×）3、逻辑函数Y=A+BC又可写成Y=（A+B）（A+C）。（√）4、用卡诺图化简逻辑函数时，归并相邻项的个数为偶数个最小项。（×）5、逻辑函数Y最小项表达式中缺乏的编号就是逻辑函数Y最大项的编号。（√）6、实现逻辑函数Y=ABCD可用一个4输入或门。（√）7、与非门的逻辑功能是：输入有0时，输出为0；只有输入都为1，输出才为1。（×）8、当X·Y=1+Y时，则X=1、Y=1。（√）三、选择题1、标准与-或表达式是（B）A、与项相或的表达式B、最小项相或的表达式C、最大项相与的表达式D、或项相与的表达式2、标准或-与表达式是（C）A、与项相或的表达式B、最小项相或的表达式C、最大项相与的表达式D、或项相与的表达式3、一个输入为A、B的两输入端与非门，为保证输出低电平，要求输入为（D）A、A=1、B=0B、A=0、B=1C、A=0、B=0D、A=1、B=14、要使输入为A、B的两输入或门输出低电平，要求输入为（C）A、A=1、B=0B、A=0、B=1C、A=0、B=0D、A=1、B=15、n个变量的逻辑函数所有最大项有（C）A、n个B、2n个C、2n个D、2n-1个6、实现逻辑函数YABCD需用（B）A、两个与非门B、三个与非门C、两个或非门D、三个或非门第三章集成逻辑门电路一、填空题1、在数字逻辑电路中，三极管工作在饱和状态和截止状态。2、和TTL门电路对比，CMOS门电路的长处为静态功耗小、噪声容限大、输入电阻高。3、TTL与非门输出低电平常，带灌电流负载，输出高电平常，带拉电流负载。4、三态输出门输出的三个状态分别为高阻、高电平、低电平。5、和TTL门电路对比，I2L门电路的主要长处是集成度高、功耗小、质量因数好。6、某TTL与非门的延缓时间tPLH=15ns、tPHL=10ns，输出信号为占空比q=50%的方波，则该方波的频次不得高于40MHZ。7、TTL与非门剩余输入端的连结方法为接高电平（或VCC）、悬空、和实用输入端并接。8、TTL或非门剩余输入端的连结方法为接地（低电平），和实用输入端并接。9、漏极开路门（OD门）使用时，输出端与电源之间应外接负载电阻。10、HCMOS系列门电路的工作速度与TTL门电路的74LS系列相当，CT74HCT系列能与TTL门电路互相兼容。二、判断题1、二输入端与非门的一个输入端接高电平常，可构成反相器。（√）2、异或门一个输入端接高电平常，可构成反相器。（√）3、同或门一个输入端接低电平常，可构成反相器。（√）4、二输入端或非门的一个输入端接低电平常，可构成反相器。（√）5、CMOS与非门输入端悬空时，相当于输入高电平。（）6、与非门输出低电平常，接拉电流负载。（）7、ECL门电路的工作频次比其余集成电路都高。（√）8、多个集电极开路门（OC门）输出端并联且经过电阻接电源时，可实现线与。（√）9、CMOS传输门可输出高阻、高电平、低电平。（√）10、电源电压同样时，TTL与非门的抗扰乱能力比CMOS与非门强。（）三、选择题1、二输入端的与门一个输入端高电平，另一个输入信号时，则输出与输入信号的关系是（A）A、同相B、反相C、高电平D、低电平2、TTL与非门带同类门电路灌电流负载个数增加时，其输出低电平（B）A、不变B、上涨C、降落3、要使输出的数字信号和输入的反相，应采纳（C）A、与门B、或门C、非门D、传输门4、异或门一个输入端接高电平，另一个输入信号时，则输出与输入信号的关系是（D）A、高电平B、低电平C、同相D、反相5、二输入端的或门一个输入端接低电平，另一个输入端接入脉冲信号时，则输出与输入信号的关系是（A）A、同相6、已知输入

A、B

B、反相和输出Y的波形如图

C、高电平D、低电平3.1所示，能实现此波形的门电路是（

D）A、与非门B、或非门C、异或门D、同或门7、已知输入A、B和输出Y的波形图如图3.2所示，能实现此波形的门电路是（C）A、与非门B、或非门C、异或门D、同或门8、、已知输入A、B和输出Y的波形图如图3.3所示，能实现此波形的门电路是（A）A、与非门B、或非门C、异或门D、同或门第四章组合逻辑电路一、填空题1、组合逻辑电路的特色是输出状态只与输入信号相关，和电路原有状态没关，其基本单元电路是门电路。2、编码器是对输入信号进行编码的电路，优先编码器只对优先级别最高的输入信号进行编码。3、输入3位二进制代码的二进制译码器应有8个输出端，共输出8个最小项。如用输出低电平有效的3线-8线译码器实现3个逻辑函数时，需用3个与非门。4、8选1数据选择器在所有输入数据都为1时，其输出标准与或表达式共有8个最小项。5、数据选择器只好用来实现单输出逻辑函数，而二进制译码器不只可用来实现单输出逻辑函数，并且还能够用来实现多输出逻辑函数。6、8位二进制串行进位加法器由8个全加器构成，可达成8位二进制数相加。7、数值比较器的功能是用以比较两组二进制数的大小或相等的电路，当输入二进制数A=1111和B=1101时，则它们比较的结果为A>B。8、4线-七段译码器/驱动器输出高电平有效时，用来驱动共阴极数码管；如输出低电平有效时，用来驱动共阳极数码管。9、剖析组合逻辑电路时，一般依据逻辑图写出输出逻辑函数表达式；设计组合逻辑电路时，依据设计列出真值表（功能表），再写出输出逻辑函数表达式。10、在组合逻辑电路中，除去竞争冒险现象主要方法有加选通脉冲、输出端并接滤波电路、改正设计增添冗余项。二、判断题1、组合逻辑电路所有由门电路构成。（√）2、组合逻辑电路只有多输出端，没有单输出端的。（）3、优先编码器只对多个输出编码信号中优先权最高的信号进行编码（√）4、译码器的作用就是将输入的代码译成特定信号输出。（√）5、显示译码器主要由编码器和驱动电路构成。（√）6、全加器只好用于对两个1位二进制数相加。（）7、数据选择器依据地点码的不一样从多路输入数据中选择此中一路数据输出。（√）8、数值比较器是用于比较两组二进制数大小的电路。（）9、加法器是用于对两组二进制进行比较的电路。（）10、组合逻辑电路在没有竞争时会产生冒险。（）三、选择题1、剖析组合逻辑电路的目的是要获取（B）A、逻辑电路图B、逻辑电路的功能C、逻辑函数式D、逻辑电路的真值表2、设计组合逻辑电路的目的是要获取（A）A、逻辑电路图B、逻辑电路的功能C、逻辑函数式D、逻辑电路的真值表3、二-十进制编码器的输入编码信号应有（D）A、2个B、4个C、8个D、10个4、和4位串行进位加法器对比，使用4位超行进位加法器的目的是（B）A、达成4位加法运算B、提升加法运算速度C、达成串并行加法运算D、达成加法运算自动进位5、将一个输入数据送到多路输出指定通道上的电路是（A）A、数据分派器B、数据选择器C、数据比较器D、编码器6、从多个输入数据中此中一个输出的电路是（B）A、数据分派器B、数据选择器C、数据比较器D、编码器7、4线-10线译码器如输入状态只有Y2=0，其余输出均为1，则它的输入状态为（C）A、0011B、1000C、0010D、10018、为使3线-8线译码器CT74LS138能正常工作，使能端STASTBSTC的电平应取（C）A、111B、011C、100D、1019、能对二进制数进行比较的电路是（A）A、数据比较器B、数据分派器C、数据选择器D、编码器10、输入n位二进制代码的二进制译码其，输出端个数为（C）A、n2个B、n个C、2n个D、2n个第五章集成触发器一、填空题1、触发器有两个互补输出端Q和Q，当Q=0、Q=1时，触发器处于0状态；当Q=1、Q=0时，触发器处于1状态，可见，触发器的状态是指Q端的状态。2、在同步RS触发器的特征方程中，拘束条件为RS=0，说明这两个输入信号不可以同时为1。3、触发器拥有两个稳固状态，在外信号作用下这两个稳固状态可互相变换。4、基本RS触发器有置1、置0、保持三种可使用的功能。关于由与非门构成的基本RS触发器，在RD=1、SD=0时，触发器置1；在RD=1、SD=1时，触发器保持；在RD=0、SD=1时，触发器置0；不一样意RD=0、SD=0存在，清除这类状况出现的拘束条件是RD+SD=1。5、由或非门构成的基本RS触发器，在RD=0、SD=1时，触发器置1；在RD=1、SD=0时，触发器置0；在RD=0、SD=0时，触发器保持；不一样意RD=1、SD=1存在，清除这类状况出现的拘束条件是RDSD=0。6、边缘JK触发器拥有置1、置0、保持、计数（翻转）功能，其特征方程为Qn1JQnKQ。关于拥有异步置0端RD和置1端SD的TTL边缘JK触发器，在RD=1、SD=1时，要使nQn，则要求J=0、K=0；如要使Qn11，则要Qn1Q要求J=1、K=1；如要使Qn1求J=1、K=0；如要使Qn10，则要求J=0、K=1。7、保持堵塞D触发器拥有置0和置1功能，其特征方程为Qn1D。如将输入端D和输出端Q相连，则D触发器处于计数（翻转）状态。8、触发器拥有2个稳固状态，它可储存1位二进制信息。如要储存8位二进制信息时，需要8个触发器。二、判断题1、由与非门构成的基本

RS触发器在

RD=1、SD=0时，触发器置

1。

（√）2、由或非门构成的基本RS触发器在RD=1、SD=0时，触发器置1。（）3、同步D触发器在CP=1时期，D端输入信号变化时，对输出Q端的状态没有影响。（）4、同步JK触发器在CP=1时期，J、K端输入信号发生变化时，对输出Q端的状态相应发生变化。（√）5、边缘JK触发器在CP=1时期，J、K端输入信号变化时，对输出Q端的状态没有影响。（√）6、边缘JK触发器在输入J=1、K=1，时钟脉冲的频次为64kHz时，则输出Q端的脉冲频次为32kHz。（√）7、拥有低电平有效的异步置

0端RD和置

1端

SD

的TTL

边缘

JK

触发器，在

RD=0、

SD=1时，只好被置0，与J、K端输入信号没关系。（√）8、保持堵塞D触发器在输入D=1时，输入时钟脉冲CP上涨沿后，触发器只好翻到1状态。（√）三、选择题1、要使由与非门构成的基本RS触发器保持原状态不变，RD和SD端输入的信号应取（C）A、RD=SD=0B、RD=0、SD=1C、RD=SD=1D、RD=1、SD=02、要使由或非门构成的基本RS触发器保持原状态不变，RD和SD端输入的信号应取（A）A、RD=SD=0B、RD=0、SD=1C、RD=SD=1D、RD=1、SD=03、在以下触发器中，没有拘束条件的是（D）A、基本RS触发器B、同步RS触发器C、主从RS触发器D、边缘触发器4、保持堵塞D触发器在时钟CP上涨沿的到来前D=1，而在CP上涨沿到来此后D变成0，则触发器状态为（B）A、0状态B、1状态C、状态不变D、状态不确立5、降落沿触发的边缘JK触发器在时钟脉冲CP降落沿到来前J=1、K=0，而在CP降落沿到来以后变成J=0、K=1，则触发器状态为（B）A、0状态B、1状态C、状态不变D、状态不确立6边缘触发器只好用（B）A、电平触发B、边缘触发C、正脉冲触发D、负脉冲触发7、降落沿触发的边缘JK触发器CT74LS112的RD=1、SD=1，且J=1、K=1时，如输入时钟脉冲的频次为110kHz的方波，，则Q端输出脉冲的频次为（C）B、220kHzB、110kHzC、55kHzD、27.5kHz8、要将保持堵塞D触发器CT74LS74输出Q置为低电平0时，则输入为（D）A、D=0，RD=1、SD=1，输入CP负跃变B、D=1，RD=1、SD=1，输入CP正跃变C、D=1，RD=1、SD=0，输入CP正跃变D、D=1，RD=0、SD=1，输入CP正跃变第六章时序逻辑电路1、时序逻辑电路由组合逻辑电路和储存电路两部分构成，此中储存电路必不行少。2、描绘同步时序逻辑电路的三组方程分别是：输出方程、驱动方程、状态方程。3、在同步时序逻辑电路中，所有触发器的时钟端都连在一同接同一个时钟信号源；在异步时序逻辑电路中，不是所有触发器的时钟cp端都连在同一个时钟信号源。4、在计时器中，循环工作的状态称为有效状态，如进入无效状态时，持续输入时钟脉冲后，能自动返回有效状态，称为能自启动。5、集成计数器的清零方式分为：同步清零和异步清零；置数方式分为同步置数和异步置数。所以，集成计数器构成随意进制计数器的方法有反应清零和反应置数法两种。6、由4个触发器构成的4位二进制加法计数器共有16个有效计数状态，其最大计数值为15。7、3.2MHz的脉冲信号经一级10分频后输出为320kHz，再经一级8分频后输出为40kHz，最后经16分频后输出2.5kHz。8、用以临时寄存数码的数字逻辑零件，称为寄存器，依据作用的不一样可分为基本寄存器和移位寄存器两大类。移位寄存器又分为左移位寄存器、右移位寄存器和双移位寄存器。9、4位移位寄存器可寄存4个数码，如将这些数码所有从串行输出端输出时，需输入4个移位脉冲。10、次序脉冲发生器是用来产生一组依据预先规定的次序脉冲。二、判断题1、时序逻辑电路是由触发器和组合逻辑电路构成。（对）2、和异步计数器对比，同步计数器的明显长处是工作频次高。（对）3、如时序逻辑电路中的储存电路受一致的时钟脉冲控制，则为同步时序逻辑电路。（对）4、4位二进制计数器是一个十五分频电路。（错）5、同步计数器和异步计数器级联后仍为同步计数器。（错）6、同步时序逻辑电路的剖析方法和异步时序逻辑电路的剖析方法完整同样。（错）7、构成异步二进制计数器的各个触发器一定拥有翻转功能。（对）8、十进制计数器只有8421BCD码一种编码方式。（错）9、因为每个触发器有两个稳固状态，所以，寄存8位二进制数时需4个触发器（错）10、双向移位寄存器不行能同时履行左移和右移功能。（对）三、选择题1、时序逻辑电路的主要构成电路是（B）A、与非门和或非门B、触发器和组合逻辑电路C、施密特触发器和组合逻辑电路D、整形电路和多谐振荡电路2、假如将边缘D触发器的Q非端和D端相连，则Q端输出脉冲的频次为输入时钟脉冲CP的（A）A、二分频B、二倍频C、四倍频D、不变3、一个三进制计数器和一个八进制计数器串接起来后最大计数值为（C）3*8-1A、5B、19C、23D、314、由4个触发器构成的计数器，状态利用率最高的是（D）A、十进制计数器B、扭环形计数器C、环形计数器D、二进制计数器5、由两个模数分别为M、N的计数器级联成的计数器，其总的模数为（C）A、M+NB、M-NC、M*ND、M/N6、利用集成计数器的同步清零功能构成N进制计数器时，写二进制代码的数是（C）A、2NB、NC、N-1D、N+17、利用集成计数器的异步置数功能构成N进制计数器时，写二进制代码的数是（B）A、2NB、NC、N-1D、N+18、加/减计数器的功能是（D）、既能进行同步计数又能进行异步计数B、既能进行二进制计数又能进行十进制计数C、加法计数和减法计数同时进行D、既能进行加法计数又能进行减法计数9、由上涨沿D触发器构成异步二进制减法计数器时、最低位触发器CP端接时钟脉冲，其他各触发器CP端应接（A）A、相邻低位触发器Q端B、相邻低位触发器Q非端C、相邻高位触发器Q端D、相邻高位触发器Q非端10、由上涨沿D触发器构成左移位寄存器时，最右端触发器D端接左移串行输入数据，其他触发器D端应接（C）A、相邻左端触发器Q端B、相邻左端触发器Q非端C、相邻右端触发器Q端D、相邻右端触发器Q非端第七章课后部分答案一、填空题1、施密特触发器可将输入变化迟缓的信号换成矩形脉冲信号输出，它的典型应用有：波形变换、脉冲整形、幅度鉴识。2、施密特触发器有两个阈值电压，分别是，正向阈值电压和反向阈值电压，它们之间的差值称为：回差电压UT3、555准时器的典型应用有三种，它们分别是：施密特触发器，单端稳态触发器，多谐振荡器。4、以知555准时器构成的施密特触发器的VCC=9v,则UT=6V，UT-=3v,UT=3v5、用555准时器构成单稳态触发器时，其置0端/RD一定接高电位，往常接到VCC.6、单稳态触发器输出的脉冲的频次和触发器的频次同样，其输出脉冲宽度TW与R、C的值成正比。7、在555准时器构成的单稳态触发器中，输出脉冲宽度TW=1.1RC8、555准时器构成的多谐振荡器只有两个暂稳态，其输出脉冲的周期T=0.7（R1+R2），输出的脉冲宽度TW=0.7（R1+R2C9、555准时器构成的多谐振荡器工作在振荡状态时，直接置端/RD应接VCC，假如要求停止振荡时，/RD端应接低电平。10、和一般多谐振荡器对比，石英晶体多谐振荡器的突出长处是振荡频次稳固。二、判断题1、施密特触发器可将输入的模拟信号变换成矩形脉冲输出（对）2、施密特触发器可将输入宽度不一样的脉冲变换成宽度切合要求的脉冲输出.(错)3、单稳态触发器可将输入的随意波形变换长宽度切合要求的脉冲输出。（错）4、在555准时器构成的单稳态触发器中加大负触发脉冲的宽度能够增大输出脉冲的宽度（错）5、单稳态触发器能够作时钟脉冲信号资源使用。（错）6、在由555准时器构成的多谐振荡器中，电源电压VCC不变，减小控制电压UCO时，振荡频次会高升。（对）7、在由555准时器构成的多谐振荡器中，控制电压UCO不变，增大电源电压VCC时，振荡频次会高升。（对）8、改变多谐振荡器外接电阻R和电容C的大小，能够改变输出脉冲的频次。（对）9、采纳石英晶体多谐振荡器能够获取稳固的矩形脉冲信号。（对）10、单稳态触发器有两个暂稳态。（错）三、选择题1、施密特触发器用于整形时，输入信号最大幅度应（A）A大与UT+B小于UT+C大于UT-D小于UT-]2、用于将输入变化的迟缓的信号变换成矩形脉冲的电路是（C）A单稳态触发器B多谐振荡器C施密特触发器D触发器3、单稳态触发器输出的脉冲宽度的时间为（B）A稳态时间B暂稳态时间C暂稳态时间时间的0.7倍D暂稳态和稳态的时间和。4、假如宽度不等的脉冲信号变换成宽度切合要求的脉冲信号时，应采纳（A）A单稳态触发器B施密特触发器C触发器D多谐振荡器5、假如单稳态触发器输入触发脉冲的频次为10KHZ，则输出的脉冲的频次为（B）A5kHzB10KHZC20KHZD40KHZ6、要使555准时器构成的多谐振荡器停止振荡，应使（D）ACO端接高电平BGND端接低电平C/RD端接高电平D/RD端接低电平7、要使555准时器构成的多谐振荡器停止振荡，应使（C）A/RD端接高电平BCO端接电容0.01UFCGND端接高电平DGND端接低电平8、为了获取输出频次特别稳固的脉冲信号，应采纳(C)A对称的多谐振荡器B555准时器构成的多谐振荡器C石英晶体振荡器D单稳态触发器9、为了提升555准时器的构成的多谐振荡器的振荡频次、外接R、C应为（B）同时增大R、C值B同时减小R、C的值C同比增大R值减C值D同比减小R值增大C值10.在集成单稳态触发器中，假如要求电路电路在进入暂稳态的时期可再次被触发时，应采纳（C）555准时器构成的单稳态触发器集成单稳态触发器CT74121集成单稳态触发器CT74HC121改变单稳态触发器的R和C值第八章课后部分答案一、填空题1、D/A2、倒T

变换器用来将输入的数字量转为模拟量输出。形电阻网络D/A的变换器中，电阻网络中的电阻值只有

R、2R

两种；各节点的对地等效电阻均为

R。3、和电阻网络的4、电阻网络D/A此中电阻网络为

D/A转变器对比，权电流D/A转变器的主要长处是变换精度高。变换器主要由电阻网络、电子模拟开关、乞降运算放大器三部分构成，D/A的转变器的核心。5、A/D变换器用来将输入的模拟量转为数字量输出。6、在A/D变换器中，量化单位是指输入最小数字量对应的模拟电压。7、A/D变换的四个步骤是：取样、保持、量化、编码。取样脉冲的频次应大于输入模拟信号的频谱中最高频次重量频次的2倍。8、双积分型A/D的变换器的是在固定的时间间隔内对输入模拟电压进行积分。和其余的A/D变换器的对比，他的长处是：变换精度高、抗扰乱能力强、主要弊端是：工作速度底下。二、判断题1、在D/A变换器的中，输入数字量位数越多，输出的模拟电压越靠近实质的模拟电压。（对）2、R-2R倒T形的电阻网络D/A变换器的变换精度比权电阻网络的D/A的变换器高。(对)3、在D/A变换器中变换偏差是完整能够除去的。(错)4、在A/D变换器中，量化单位越小，变换精度越差。5、在A/D变换器中，输出的数字量位数越多，量化偏差越小。（错）6、在A/D变换器中，量化偏差数是不可以够的除去的。（对）7、D/A变换器的是将输入的模拟量变换数字量。（对）8、双积分型A/D变换器的主要长处是工作稳固，抗扰乱能力强、变换精度高。（对）三、选择题1、R-2R倒T形电阻网络D/A变换器中的电阻值为（B）A分别值BR和2RC2R和3RDR和1/2R2、将输入的数字量变换成与之正比的模拟量输出的电路是（C）AROMBRAMCD/A变换器DA/D变换器3、D/A变换器中的运算放大器输入和输出信号为（D）A二进制代码和电流BA二进制代码和电压C模拟电压和电流D电流和模拟电压4、双积分型A/D变换器输出的数字量和输入的模拟量关系为（A）A正比B反比C平方D没关5、依据取样定理，取样脉冲的频次为（B）A小于模拟信号的频谱的最高的频次的一半B大于模拟信号的频谱的最高的频次的两倍C小于模拟信号的频谱的最低的频次的一半]D大于模拟信号