电磁兼容设计讲座

电磁兼容设计讲座电磁兼容讲座系列定义电磁兼容（EMC)：

Electromagnetic

Compatibility电磁干扰（EMI)：Electromagnetic

Interference电磁敏感性（EMS〕：Electromagnetic

Susceptibility为什么要考虑EMC？国内外技术壁垒、强制要求产品的可靠性EMI试验:(参照CISPR22/GB9254)传导发射试验辐射发射试验EMS试验(GB/T17626.系列)静电放电抗扰性试验（.2）射频电磁场辐射抗扰性试验（.3）电快速瞬变脉冲群抗扰性试验（.4）雷击浪涌抗扰性试验（.5）射频场传导抗扰性试验（.6）工频磁场抗扰性试验（.8）电压瞬时跌落,短时中断和电压渐变的抗扰性试验（.11）何时解决EMC生产进程可采取的措施解决EMC的成本设计生产使用EMC三要素干扰源敏感设备传播途径EMC设计接地（Grounding)屏蔽(Shielding)滤波(Filtering)内部设计（PCB板〕EMC设计三阶段问题解决阶段规范设计阶段分析预测阶段接地(Grounding)接地的目的一是防电击，一是去除干扰。可将接地分为两大类：安全接地(SafetyGrounding)信号接地安全接地(SafetyGrounding)安全接地是指指接大地(Earthing)，也也就是将电气气设备的外壳壳以低阻抗导导体连接大当当人员意外触触及时不易遭遭受电击。信号接地信号接地除提提供参考点之之外，同时还还可以大量消消除杂讯的干干扰。由于杂杂讯本身的特特性，考虑接接地时有不同同的处理方法法：单点接地多点接地复合式接地单点接地系统或装备上上仅有一点接接地，分为：：串联单点接地地；并联单点接地地；串联单点接地地若系统各线路路或装备所产产生或需要的的能量变化太太大，则不适适用串联单点点接地，因为为高能量的线线路或装备所所产生大量的的地电位会严严重地影响低低能量线路或或装备的正常常运作。并联单点接地地并联单点接地地最大的缺点点是耗时费料料，由于接地地线太多太长长，以至增加加各地阻抗，，尤其在高频频范围中更加加严重。多点接地在频率低于10MHz时，较适于单单点接地。若若在高频(>10MHz)情况下，由于于接地线的长长度以及接地地电路的影响响，故单点接接地无法达到到去除干扰的的效果，此时时就得使用多多点接地。此此时接地线的的长度亦应尽尽量缩短。下下图各接地点点可视为机壳壳或接地板：复合式接地复合式单点接接地将线路或或装备加以归归类，而同时时使用串联与与并联法，可可同时兼顾降降低杂讯以及及减化施工与与节省用料。。机架系统的接接地树（例〕〕背板背板背板背板背板工作地电源地保护地注意由于频率的关关系，无论何何种接地方法法均应尽量缩缩短接地线，，否则其非但但增加阻抗，，同时更会产产生辐射杂讯讯，因其作用用有如天线，，接地线的长长度L<λ/20。不论何种接地地法，最大的的困扰均起自自于地电流的的产生，因此此去除地环路路就成了设计计者的考验。。接地环路下图即为接地地环路的形成成：打破接地环路路的方法常用的电缆双绞线同轴电缆带状电缆注意之一接地线愈短愈愈好；电缆屏蔽层终终接时应环接接；电子线路中及及低频使用时时应规划不同同的接地系统统以配合不同同之回路（Return

）,如信信号、屏蔽、、电源、机壳壳或组架。唯唯这些回路最最后可接在一一起，然后以以单点接地；；接地面应具有有高传导性（（Conductivity）；线路中之元件件若经常产生生大量的急变变电流，则该该线路应备有有单独的接地地系统，或至至少应备有单单独之回路，，以免影响其其它线路。低能量信号之之接地应与其其它接地隔离离；切忌双股电缆缆分开安装；；注意之二低频宜采用单单点接地系统统，高频应采采用多点接地地系统；良好的接地系系统；减少由共同导导体所引入的的杂讯电压，，尽量避免产产生接地环路路；已接地的放大大器接于未接接地之电源，，其输入导线线之屏蔽应接接于放大器之之接地点。若若未接地之放放大器接于接接地之电源，，则输入导线线之屏蔽应于于电源端接地地。高增益放放大器之屏蔽蔽应接于放大大器之接地点点；若信号线路两两端接地，则则所产生的接接地环路易受受磁场及地电电位差的干扰扰；去除接地环路路的方法有使使用隔离变压压器、光电耦耦合器、差动动放大器、扼扼流圈。搭接的功能搭接是在两金金属之间建立立一低阻抗通通路，其目的的在为电流提提供一均称的的结构体以避避免干扰。处理良好的搭搭接能彻底发发挥屏蔽与滤滤波的功能，，减少接地系系统中的射频频电位差，以以及电流环路路，并可防止止静电产生，，减少雷击与与电磁脉冲的的危险，同时时能防止人员员误遭电击。。然而未经仔细细处理的搭接接会增加干扰扰的程度，此此诚不良之设设计较不设计计为害更甚。搭接的形态直接搭接：即搭接体间间之直接连接接；间接搭接：即搭接体间间以金属导线线相连，其适适合于经常移移动的装备，，以及将安装装防震垫〔ShockMounts〕的装备备，间接搭接接时应特别注注意共振效应应（ResonantEffect）,否则则引入杂讯。。搭接的方法有熔接(Welding)、硬焊〔〔Brazing〕、软软焊（Sweating）、砧接〔〔Swaging〕、铆铆接(Riveting)以及螺丝丝连接。搭接之处理搭接时，金属属面应予以清清洁，不得有有油漆或其它它杂物，搭接接完成后，可可涂以油漆或或施以其它之之防蚀保护。。此外，搭接接时应考虑不不同金属之电电化效应，并并应尽量减少少接触盐水、、汽油等，以以防电能作用用。若电能特性相相去甚远的两两金属欲搭接接在一起，应应以介于其间间的金属为垫垫圈置于该两两金属间，金属电化次序序阳极端（最易易受腐蚀）第一类镁镁(Mg）；第二类铝铝(AL）或铝合合金；锌(Zn);镉(Cd);第三类碳碳钢；；铁(Fe)；铅(Pb）；锡(Sn）；第四类镍镍(Ni）;铬(Cr）;不不锈钢;第五类铜铜(Cu);银(Ag);金金(Au);白金(Pt);钛(Ti)。阴极端(不易易受腐蚀）铆接及螺纹搭搭接铆接有均匀、省时时的优点，但但其使用弹性性不如以螺钉钉搭接，且防防蚀能力不如如熔接、软硬硬焊。铆接时时铆孔应与铆铆钉紧密接合合，铆孔边不不得有油漆。。螺纹搭接时应注意垫圈圈材料的选择择及安放位置置，通常均戴戴垫圈(LoadDistributionWasher)直接接置于螺栓头头（BoltHead）或壳帽之之下，而锁紧紧垫圈（LockWasher））则应置于螺螺帽与均戴垫垫圈之间。此此外，千万别别将带齿锁紧紧垫圈置于两两搭接金属之之间。注意要有效地达到到搭接的功能能，应使搭接接的金属紧密密地连接，连连接面应均匀匀、干净，其其间不得有非非传导性之物物质。固定时时应防止变形形、震动、摇摇摆。应尽量量将类似金属属相搭接，不不得已时可使使用垫圈。应应尽量使用直直接搭接，若若情况不许可可时得使用搭搭接线，惟使使用搭接线时时应考虑：·线之长度愈愈短愈好，电电感电容比愈愈小愈好；·线之电化次次序应低于搭搭接物；·长宽比应小小于5；·应直接与搭搭接物相接；；·不得使用自自攻螺纹（Self-TappingScrew）。屏蔽屏蔽能有效效地抑制通通过空间传传播的电磁磁干扰。采采用屏蔽的的目的有两两个：一是是限制内部部的辐射电电磁能越过过某一区域域；二是防防止外来的的辐射进入入某一区域域。屏蔽按其机机理可分为为电场屏蔽蔽、磁场屏屏蔽和电磁磁场屏蔽。。电场屏蔽的的机理AABBC1C2UAUBUASC2C3C4图1：电场感应示意图图2：电场屏蔽作用的分析电场屏蔽的的设计要点点为了获得良良好的电场场屏蔽效果果，注意以以下几点是是必要的：：屏蔽板以靠靠近受保护护物为好，，而且屏蔽蔽板的接地地必须良好好。此举目目的是增大大C4的值；屏蔽板的形形状对屏蔽蔽效能的高高低有明显显影响。例例如，全封封闭的金属属盒可以有有最好的电电场屏蔽效效果，而开开孔或带缝缝隙的屏蔽蔽盒，其屏屏蔽效能都都会受到不不同程度的的影响。此此举主要是是影响剩余余电容C1′的值；屏蔽板的材材料以良导导体为好，，但对厚度度并无要求求，只要有有足够强度度就可以了了。磁场屏蔽的的机理磁场屏蔽通通常是对直直流或甚低低频磁场的的屏蔽，其其效果比对对电场屏蔽蔽和电磁场场屏蔽要差差得多，因因此磁场屏屏蔽是个棘棘手的问题题。磁场屏蔽主主要是依赖赖高导磁材材料所具有有的低磁阻阻，对磁通通起着分路路的作用，，使得屏蔽蔽体内部的的磁场大大大减弱。H1H0磁场屏蔽的机理磁场屏蔽的的设计要点点提高磁场屏屏蔽效能的的主要措施施有：选用高导磁磁率的材料料，如坡莫莫合金；增加屏蔽体体的壁厚；；以上两条均均是为了减减少屏蔽体体的磁阻；；被屏蔽的物物体不要安安排在紧靠靠屏蔽体的的位置上，，以尽量减减少通过被被屏蔽物体体体内的磁磁通；注意磁屏蔽蔽体的结构构设计，凡凡接缝、通通风孔等均均可能增加加磁屏蔽体体的磁阻，，从而降低低屏蔽效果果。为此，，可以让缝缝隙或长条条形通风孔孔循着磁场场方向分布布，这有利利于屏蔽体体在磁场方方向的磁阻阻减小；磁场屏蔽的的设计要点点（续〕对于强磁场场的屏蔽可可采用双层层磁屏蔽体体的结构。。对要屏蔽蔽外部强磁磁场的，则则屏蔽体外外层要选用用不易磁饱饱和的材料料，如硅钢钢等；而内内部可选用用容易达到到饱和的高高导磁材料料，如坡莫莫合金等。。反之，如如果要屏蔽蔽内部强磁磁场时，则则材料排列列次序要倒倒过来。在在安装内外外两层屏蔽蔽体时，要要注意彼此此间的磁绝绝缘。当没没有接地要要求时，可可用绝缘材材料做支撑撑件。若需需要接地时时，可选用用非铁磁材材料（如铜铜、铝）做做支撑件。。但从屏蔽蔽体能兼有有防止电场场感应的目目的出发，，一般还是是要接地的的。电磁场屏蔽蔽的机理电磁屏蔽体体对电磁的的衰减主要要是基于电电磁波的反反射和电磁磁波的吸收收两种方式式。H1/E1H0/E0电磁场屏蔽的机理电磁场屏蔽蔽的机理（（续〕与前面已讲讲述的电场场屏蔽及磁磁场屏蔽的的机理不同同，电磁屏屏蔽对于电电磁波的衰衰减有三种种不同的机机理：当电磁波在在到达屏蔽蔽体表面时时，由于空空气与金属属的交界面面上阻抗的的不连续，，对入射波波产生的反反射。这种种反射不要要求屏蔽材材料必须有有一定厚度度，只要求求交界面上上的不连续续；未被表面反反射掉而进进入屏蔽体体的能量，，在体内向向前传播的的过程中，，被屏蔽材材料所衰减减。这种物物理过程被被称为吸收收；在屏蔽体内内尚未衰减减掉的剩余余能量，传传到材料的的另一表面面时，在遇遇到金属与与空气不连连续的交界界面时，会会形成再次次反射，并并重新返回回屏蔽体内内。这种反反射在两个个金属的交交界面上可可能有多次次的反射。。屏蔽效能的的计算屏蔽效能S＝A＋R＋B（（dB））上式中A为为吸收损耗耗，R为反反射损耗，，B为正或或负的修正正项；当A大于15dB时，，B可忽略略不计，B是由屏蔽蔽体内反射射波所引起起的。上式中的各各项可以视视为相对于于铜材料的的导电系数数σ和导磁率μ，频率f（（Hz）以以及所存在在的各种物物理参数的的函数。机柜（或屏屏蔽盒）之之屏蔽结构材料适用于底板板和机壳的的材料大多多数是良导导体，如铜铜、铝等，，可以屏蔽蔽电场，主主要的屏蔽蔽机理是反反射而不是是吸收。对磁场的屏屏蔽需用铁铁磁材料，，如高导磁磁率合金和和铁。主要要的屏蔽机机理是吸收收而不是反反射。在强电磁场场环境中，，要求材料料能屏蔽电电场和磁场场两种成分分，因此需需要结构上上完好的铁铁磁材料。。屏蔽效率率直接受材材料厚度以以及搭接和和接地方法法好坏的影影响。对于塑料壳壳体，是在在其内壁喷喷涂屏蔽层层，或在汽汽塑时掺入入金属纤维维。屏蔽之搭接接清洁氧化层面接触螺钉的距离离缝隙：导电电衬垫压力按优先等级级排列的各各种衬垫穿孔通风导线插箱的屏蔽蔽处理面板：金属属U形面板板面板之间加加金属簧片片面板插针：：定位＋ESD泄放放导轨上簧片片：配合插插针泄放ESD金属之间的搭接接：簧片/导电电衬垫搭接处导电氧化化或电镀滤波滤波器的特性插入损耗是在装置滤波器器前后负载端所所接收能量之差差异频率特性是在装置滤波器器时插入损耗与与频率之对应值值。阻抗匹配额定电压、电流流绝缘电阻尺寸、重量使用环境可靠性干扰的方式共模干扰是指电源线对大大地，或中线对对大地之间的电电位差。差模干扰存在于电源相线线与中线之间。。滤波器的种类常用的电源滤波波器滤波器的安装首先，滤波器的的外壳与设备的的金属机壳要有有可靠的接触。。设备的金属机机壳应该接大地地。其次，滤波器引引线与安装位置置也是很有讲究究的问题。信号滤波电容磁珠共模电感三端滤波器印制电路板的电电磁兼容性印制电路板的布布局当高速、中速和和低速数字电路路混用时，在印印制板上要给它它们分配不同的的布局区域。对低电平模拟电电路和数字逻辑辑电路要尽可能能地分离。背板的布局在各PCB板内部模拟地与与数字地要分开开，背板上的模模拟地和数字地地也要分开AD转换器的接接地处理由于AD转换器器的模拟地和数数字地已在转换换器内汇接，因因此PCB的模模拟地和数字地地的汇接点应在在转换器下。接地桥对于特别敏感的的线路或特别高高频的线路，要要采用接地桥与与周围线路隔离离，同时又可保保证参考电平一一致。不同电压电源的的处理3.3V信号的的返回电流通过过3.3电源平平面；5V信号的返回回电流通过5V电源平面；3.3V和5V之间的信号的的返回电流通过过1-2nF的的电容；多层印制板的设设计在进行多层印制制板设计时，首首先要考虑的是是带宽。要强调调的是：数字电电路的电磁兼容容设计中要考虑虑的是数字脉冲冲的上升沿和下下降沿所决定的的频带宽而不是是数字脉冲的重重复频率。矩形形的周期数字脉脉冲的傅立叶展展开有下面形式式，t0是数字脉冲宽度度，tr是数字脉冲的上上升时问，T是是数字信号的重重复周期。根据据这个结果可以以把方形数字信信号的印制板设设计带宽定为1／πtr，通常要考虑这这个带宽的十倍倍频。选择恰当的器件件是设计成功的的重要因素，特特别在选择逻辑辑器件时，尽量量选上升时间比比5ns长的器器件，决不要选选比电路要求时时序快的逻辑器器件。多层印制板的层层间安排原则电源平面应靠近近接地平面，并并且安排在接地地平面之下。这这样可以利用两两金属平板间的的电容作电源的的平滑电容，同同时接地平面还还对电源平面上上分布的辐射电电流起到屏蔽作作用。布线层应安排与与整块金属平面面相邻。这样的的安排是为了产产生通量对消作作用。把数字电路和模模拟电路分开，，有条件时将数数字电路和模拟拟电路安排在不不同层内。如果果一定要安排在在同层；可采用用开沟、加接地地线条、分隔等等方法补救。模模拟的和数字的的地、电源都要要分开，不能混混用。数字信号号有很宽的频谱谱，是产生干扰扰的主要来源。。在中间层的印制制线条形成平面面波导，在表面面形成微带线，，两者传输特性性不同。时钟电路和高频频电路是主要的的干扰和辐射源源，一定要单独独安排、远离敏敏感电路。不同层所含的杂杂散电流和高频频辐射电流不同同，布线时，不不能同等看待。。多层PCB的典典型布层安排20-H原则20－H原则所有的具有一定定电压的印制板板都会向空间辐辐射电磁能量，，为减小这个效效应，印制板的的物理尺寸都应应该比最靠近的的接地板的物理理尺寸小20H，其中H是两两个印制板面的的间距。按照一一般典型印制板板尺寸，20H一般为3mm左右。印制板接地首先，要建立分分布参数的概念念，高于一定频频率时，任何金金属导线都要看看成是由电阻、、电感构成的器器件。所以，接接地引线具有一一定的阻抗并且且构成电气回路路，不管是单点点接地还是多点点接地，都必须须构成低阻抗回回路进入真正的的地或机架。25mm长的典典型的印制线大大约会表现15nH到20nH的电感，加加上分布电容的的存在，就会在在接地板和设备备机架之间构成成谐振电路。印制板接地（续续〕其次，接地电流流流经接地线时时，会产主传输输线效应和天线线效应。当线条条长度为1／4波长时，可以以表现出很高的的阻抗，接地线线实际上是开路路的，接地线反反而成为向外辐辐射的夭线。最后，接地板上上充满高频电流流和干扰场形成成的涡流，因此此，在接地点之之间构成许多回回路，这些回路路的直径（或接接地点间距）应应小于最高频率率波长的1/20。印制电路板的布布线·专用零伏线和和VCC的走线宽度应≥1mm。·要为模拟电路路专门提供一根根零伏线。·单面或双面板的的电源线和地线应应尽可能靠近，，最好的方法是是电源线布在印印制板的一面，，而地线布在印印制板的另一面面，上下重合，，这会使电源的的阻抗为最低。。另外，整块印印制板上的电源源和地线要呈““井”字分布，，以便使布线的的电流达到均衡衡。·印制线路设计计中还要特别注注意电流流过电电路中的导线环环路尺寸，因为为这些回路就相相当于正在工作作中的小天线，，随时随地向空空间进行辐射。。特别是要注意意时钟部分的走走线，因为这部部分是整个电路路中工作频率最最高的。印制电路板的布布线(续〕信号走线（特别别是高频信号））要尽量短，因因为它们是典型型的发射天线；；晶振要尽量靠近近IC，且布线线要较粗；晶振外壳接地；；PCB板上的线线宽不要突变，，导线不要突然然拐角。为了减少少平行走走线时的的串扰，，必要时时可增加加印刷线线条间的的距离；；或在走走线之间间有意识识地安插插一根零零伏线，，作为线线条之间间的隔离离；IC的电电源管脚脚要加旁旁路电容容（一般般为104）到到地。如有可能能，在PCB板板的接口口处加RC低通通滤波器器或EMI抑制制元件（（如磁珠珠、信号号滤波器器等），，以消除除连接线线的干扰扰；但是是要注意意不要影影响有用用信号的的传输；；PCB板板的信号号接口要要尽可能能多地分分配一些些零伏线线的连接接脚，并并均匀地地将信号号线分开开。旁路电容容和退耦耦电容加电容器器来满足足数字电电路工作作时要求求的电源源平稳和和洁净度度。电路中的的电容可可分为退退耦电容容、旁路路电容和和容纳电电容三类类。退耦电容容用来滤滤除高频频器件在在电源板板上引起起的辐射射电流，，为器件件提供一一个局域域化的直直流，还还能减低低印制电电路中的的电流冲冲击的峰峰值。旁路电容容能消除除高频辐辐射噪声声。噪声声能限制制电路的的带宽，，产生共共模干扰扰。平滑或容容纳电容容是用来来解决开开关器件件工作时时电源电电压会产产生突降降的问题题。电容器的的自谐振振频率应该选择择谐振频频率高的的电容器器。典型型的陶瓷瓷电容器器的引线线大约有有6mm长，会会引入15nH的电感感，这种种类型的的电容器器对应的的自谐振振频率列列在下表表中。电容器的的电容值值（uF）10.1 0.010.001电容器的的自谐振振频率（（MHz）2.551550电源板和和接地板板之间构构成的平平板电容容器也有有自谐振振频率，，这一谐谐振频率率如果与与时钟频频率如果果与时钟钟频率谐谐振，就就会使整整个印制制板成为为一个电电磁辐射射器。这这一谐振振频率可可以达到到200MHz～400MHz，采采用20－H原原则还可可以使这这个谐振振频率提提高2-3倍。。采用一个个大容量量的电容容器与一一个下容容量的电电容器并并联的方方法可以以有效地地改善自自谐振频频率特性性，当大大容量的的电容器器达到谐谐振点时时，大电电容的阻阻抗开始始随频率率增加而而变大；；小容量量的电容容器尚未未达到谐谐振点，，仍然随随频率增增加而变变小并将将对旁路路电流起起主导作作用。时钟电路路之EMC设计计阻抗控制制：计算各各种由印印制板线线条构成成的微带带线和微微带波导导的波阻阻抗、相相移常数数、衰减减常数等等等。许许多设计计手册都都可以查查到一些些典型结结构的波波阻抗和和衰减常常数。特特殊结构构的微带带线和微微带波导导的参数数需要用用计算电电磁学的的方法求求解。传输延迟迟和阻抗抗匹配：由印制制线条的的相移常常数计算算时钟脉脉冲受到到的延迟迟，当延延迟达到到一定数数值时，，就要进进行阻抗抗匹配以以免发生生终端反反射使时时钟信号号抖动或或发生过过冲。阻阻抗匹配配方法有有串联电电阻、并并联电阻阻、戴维维南网络络、RC网络、二二极管阵阵等。印制线条条上接入入较多容性负载载的影响：：接在印印制线条条上的容容性负载载对线条条的波阻阻抗有较较大的影影响。特特别是对对总线结结构的电电路容性性负载的的影响往往往是要要考虑的的关键因因素。时钟电路路电磁兼兼容设计计技巧首先要进进行恰当当的布线线，布线线层应安安排与整整块金属属平面相相邻。这这样的安安排是为为了产生生通量对对消作用用。其次，时时钟电路路和高频频电路是是主要的的干扰和和辐射源源一定要要单独安安排、远远离敏感感电路。。选择恰当当的器件件是设计计成功的的重要因因素，特特别在选选择逻辑辑器件时时，尽量量选上升升时间比比五纳秒秒长的器器件，决决不要选选比电路路要求时时序快的的逻辑器器件。时钟输出出布线时时不要采采用向多多个部件件直接串串行地连连接〔称称为菊花花式连接接〕；而而应该经经缓存器器分别向向其它多多个部件件直接提提供时钟钟信号。。层间跳线线应当最最小时钟布线经连接器器输出时，连接器器上的插针要在时时钟线插针周围布布满接地插针逻辑电路的使用凡是能不用高速逻逻辑电路的地方就就不要用高速逻辑辑电路。注意在IC近端的的电源和地之间加加旁路去耦电容（（一般为104））。注意长线传输过程程中的波形畸变。。线间的电磁耦合对于磁场耦合来说，两电路间的的耦合情况与干扰扰信号的频率、线线路上流动的电流流、线路间的距离离、线路的离地高高度、耦合路径的的长度以及屏蔽层层的接地方式有关关。对电容耦合来说，电路间的耦耦合情况同样也与与干扰信号的频率率、线间距离、屏屏蔽情况、线路上上的电压高低等因因素有关。磁场耦合的抑制方方法减小干扰源和敏感感电路的环路面积积。最好的办法是是使用双绞线和屏屏蔽线，让信号线线与接地线（或载载流回路）扭绞在在一起，以便使信信号与接地线（或或载流回路）之间间的距离最近。增大线间的距离，，使得干扰源与受受感应的线路之间间的互感尽可能地地小。如有可能，使得干干扰源的线路与受受感应的线路呈直直角（或接近直角角）布线，这样可可大大降低两线路路间的耦合电场耦合的抑制方方法增大线路间的距离离是减小电容耦合合的最好办法。采用屏蔽层，屏蔽蔽层要接地。降低敏感线路的输输入阻抗。这对CMOS电路比较较有效，这是因为为CMOS电路的的输入阻抗很高，，与静电容分压后后，干扰信号加到到CMOS电路输输入端子上成分很很高。如有可能，，在CMOS电路路的人口端对地并并联一个电容或一一个阻值较低的电电阻，这可以降低低线路的输入阻抗抗，从而降低因静静电容而引入的干干扰。如有可能，敏感电电路采用平衡线路路作输入，平衡线线路不接地。这样样干扰源对平衡线线路人口所施加的的是共模干扰，利利用平衡线路固有有的共模抑制能力力