及相关器件课件

及相关器件课件第1页/共86页•MOS二极管•MOSFET基本原理•MOSFET按比例缩小•CMOS与双极型CMOS•绝缘层上MOSFET•MOS存储器结构•功率MOSFET第2页/共86页MOS二极管

MOS二极管在半导体器件物理中占有极其重要的地位，因为它是研究半导体表面特性最有用的器件之一．在实际应用中，MOS二极管是先进集成电路中最重要的MOSFET器件的枢纽．在集成电路中，MOS二极管亦可作为一储存电容器，并且是电荷耦合器件(CCD)的基本组成部分理想MOS二极管MOS二极管的透视结构如图(a)所示．图(b)为其剖面结构，其中d为氧化层的厚度，而V为施加于金属平板上的电压．当金属平板相对于欧姆接触为正偏压时，V为正值；而当金属平板相对于欧姆接触为负偏压时，V为负值第3页/共86页第4页/共86页第5页/共86页第6页/共86页第7页/共86页第8页/共86页第9页/共86页第10页/共86页第11页/共86页第12页/共86页第13页/共86页第14页/共86页第15页/共86页第16页/共86页在前一图中，我们假设当金属平行板上的电压发生变化时，所有增加的电荷将出现在耗尽区的边缘，事实上，只有当测量频率相当高对才会发生．然而，假如当测量频率足够低时，使得表面耗尽区内的产生-复合率与电压变化率相当或是更快时，电子浓度(少数载流子)与反型层中的电荷可以跟随交流的信号．因此导致强反型时的电容只有氧化层电容C0而已．右图为在不同频率下所测得的MOS的C-V曲线，注意低频的曲线发生在≤100Hz时．第17页/共86页第18页/共86页第19页/共86页第20页/共86页第21页/共86页第22页/共86页第23页/共86页第24页/共86页第25页/共86页第26页/共86页第27页/共86页第28页/共86页第29页/共86页第30页/共86页第31页/共86页第32页/共86页第33页/共86页第34页/共86页一、输出特性当在栅极上施加一偏压，并在半导体表面产生反型．若在漏极加一小量电压，电子将会由源极经沟道流向漏极(对应电流为由漏极流向源极)．因此，沟道的作用就如同电阻一般，漏极电流ID与漏极电压成比例，此即如图(a)右侧恒定电阻直线所示的线性区．第35页/共86页半导体表面强反型形成导电沟道时，沟道呈现电阻特性，当漏-源电流通过沟道电阻时将在其上产生电压降。若忽略其它电阻，则漏端相当于源端的沟道电压降就等于漏-源偏置电压VDS。由于沟道上存在电压降，使栅绝缘层上的有效电压降从源端到漏端逐渐减小，降落在栅下各处绝缘层上的电压不相等，反型层厚度不相等，因而导电沟道中各处的电子浓度不相等。当漏极电压持续增加，直到漏端绝缘层上的有效电压降低于表面强反型所需的阈值电压VT时，在靠近y=L处的反型层厚度xi将趋近于零，此处称为夹断点P，如图(b)．此时的漏-源电压称为饱和电压VDsat。超过夹断点后，漏极的电流量基本上维持不变，因为当VD>VDsat时，在P点的电压VDsat保持固定第36页/共86页第37页/共86页MOSFET基本原理

为推导出基本的MOSFET特性，将基于下列的理想条件：(1)栅极结构如理想MOS二极管，即无界面陷阱、固定氧化层电荷或功函数差；(2)仅考虑漂移电流；(3)反型层中载流子的迁移率为固定值；(4)沟道内杂质浓度为均匀分布；(5)反向漏电流可忽略；(6)沟道中由栅极电压所产生的垂直于ID电流方向的电场远大于由漏极电压所产生的平行于ID电流方向的电场．最后的一个条件称为缓变沟道近似法，通常可适用于长沟道的MOSFET中，基于此种近似法，衬底表面耗尽区中所包含的电荷量仅由栅极电压产生的电场感应所生成．第38页/共86页第39页/共86页第40页/共86页第41页/共86页第42页/共86页第43页/共86页第44页/共86页第45页/共86页第46页/共86页第47页/共86页MOSFET种类依据反型层的形式，MOSFET有四种基本的形式．假如在零栅极偏压下，沟道的电导非常低，必须在栅极外加一正电压以形成n沟道，则此器件为增强型(或称常关型)n沟道MOSFET．如果在零偏压下，已有n沟道存在，而必须外加一负电压来排除沟道中的载流子，以降低沟道电导，则此器件为耗尽型(或称常开型)n沟道MOSFET．同样也有p沟道增强型与耗尽型MOSFET．需注意的是，对增强型n沟道器件而言，必须施加一个大于阈值电压VT的正栅极偏压，才能有显著的漏极电流流通．对耗尽型n沟道器件而言，在VG=0时已有大量电流流通，且变动栅极电压可以增减其电流．以上的讨论在改变极性后，亦可适用于p沟道器件．第48页/共86页第49页/共86页第50页/共86页精确控制集成电路中各MOSFET的阈值电压，对可靠的电路工作而言是不可或缺的．一般来说，阈值电压可通过将离子注入沟道区来加以调整．如：穿过表面氧化层的硼离子注入通常用来调整n沟道MOSFET的阈值电压．这种方法可以精确地控制杂质的数量，所以阈值电压可得到严格的控制．带负电的硼受主增加沟道内掺杂的水平，因此VT将随之增加．相同地，将少量的硼注入p沟道MOSFET，可降低VT的绝对值．右图为不同掺杂浓度的VT。第51页/共86页第52页/共86页第53页/共86页第54页/共86页MOSFET按比例缩小

MOSFET尺寸的缩减在一开始即为一持续的趋势.在集成电路中,较小的器件尺寸可达到较高的器件密度．此外，较短的沟道长度可改善驱动电流(ID～1/L)以及工作时的特性．然而，由于器件尺寸的缩减，沟道边缘(如源极、漏极及绝缘区边缘)的扰动将变得更加重要．因此器件的特性将不再遵守长沟道近似的假设．短沟道效应(short-channeleffect)前面所得到的阈值电压是基于渐变沟道近似推导得出的，亦即衬底耗尽区内的电荷仅由栅极电压产生的电场所感应．即VT与源极到漏极间的横向电场无关．然而随着沟道长度的缩减，源极与漏极间的电场将会影响电荷分布、阈值电压控制以及器件漏电等器件特性．第55页/共86页第56页/共86页第57页/共86页第58页/共86页MOSFET按比例缩小

三、本体穿通(punch-through)DIBL造成在SiO2/Si的界面形成漏电路径．当漏极电压足够大时，可能也会有显著的漏电流由源极经短沟道MOSFET的本体流至漏极，此亦可归因于漏极结耗尽区的宽度会随着漏极电压增加而扩张．在短沟道的MOSFET中，源极结与漏极结耗尽区宽度的总和与沟道长度相当．当漏极电压增加时，漏极结的耗尽区逐渐与源极结合并，因此大量的漏极电流可能会由漏极经本体流向源极，因此，器件将会有非常高的漏电流，这也显示出本体穿通效应相当显著，栅极不再能够将器件完全关闭，且无法控制漏极电流．高漏电流将限制短沟道MOSFET器件的工作．第59页/共86页MOSFET按比例缩小

按比例缩小规范(scalingrule)当器件尺寸缩减时,必须将短沟道效应降至最低程度,以确保正常的器件特性及电路工作.在器件按比例缩小设计时需要一些准则，一个简要维持长沟道特性的方法为将所有的尺寸及电压，除上一按比例缩小因素К(＞1)，如此内部电场将保持如同长沟道MOSFET一般，此方法称为定电场按比例缩小定律(CE).恒定电场定律的问题•阈值电压不可能缩的太小•源漏耗尽区宽度不可能按比例缩小•电源电压标准的改变会带来很大的不便第60页/共86页第61页/共86页恒定电压等比例缩小规律(简称CV律)–保持电源电压Vds和阈值电压Vth不变，对其它参数进行等比例缩小–按CV律缩小后对电路性能的提高远不如CE律，而且采用CV律会使沟道内的电场大大增强–CV律一般只适用于沟道长度大于1μm的器件，它不适用于沟道长度较短的器件。第62页/共86页CMOS与双极型CMOS(BiCMOS)

CMOS(complementaryMOS)由成对的互补p沟道与n沟道MOSFET所组成．由于具有低功率损耗以及较佳的噪声抑制能力，CMOS逻辑为目前集成电路设计的最常用技术．由于低功率损耗的需求，目前仅有CMOS技术被使用于ULSI的制造．CMOS反相器如图所示为CMOS反相器的结构，其中p沟道与n沟道MOSFET均为增强型晶体管。p与n沟道晶体管的栅极连接在一起，并作为此反相器的输入端，而它们漏极亦连接在一起，并作为反相器的输出端．n沟道MOSFET的源极与衬底接点均接地，而p沟道MOSFET的源极与衬底则连接至电源供应端(VDD)。第63页/共86页第64页/共86页第65页/共86页第66页/共86页CMOS与双极型CMOS(BiCMOS)

双极型CMOS（BiCMOS）

CMOS有低功率消耗及高器件密度的优点，使其适用于复杂电路的制作．然而与双极型技术相比，CMOS的低电流驱动能力限制了其在电路上的表现．BiCMOS是将CMOS及双极型器件整合在同一芯片上的技术．BiCMOS电路包含了大部分的CMOS器件以及少部分的双极型器件，它综合了双极器件高跨导、强负载驱动能力和CMOS器件高集成度、低功耗的优点，使其互相取长补短，发挥各自优势，给高速、高集成度、高性能的LSI及VLSI的发展开辟了一条新的道路．然而，这需增加额外的制作复杂度、较长的制作时间及较高的费用．第67页/共86页MOS存储器

半导体存储器半导体存储器可区分为挥发性(volatile)与非挥发性(nonvolatile)存储器两类。挥发性存储器，如动态随机存储器(DRAM)和静态随机存储器(SRAM)，若其电源供应关闭，将会丧失所储存的信息。相比之下，非挥发性存储器却能在电源供应关闭时保留所储存的信息。目前，DRAM与SRAM被广泛地使用于个人电脑以及工作站，主要归功于DRAM的高密度与低价格以及SRAM的高速。非挥发性存储器则广泛应用于如移动电话、数码相机及智能IC卡等便携式的电子系统中，主要是因为它提供低功率损耗及非挥发性的能力。第68页/共86页MOS存储器

DRAM如图所示为一DRAM的存储单元阵列。存储单元含有MOSFET以及一个MOS电容器(即1T/1C存储单元)。MOSFET的作用就如同一个开关，用来控制存储单元写入、更新以及读出的操作，电容器则作为电容存储之用。在写入周期中，MOSFET导通，因此位线中的逻辑状态可转移至储存电容器中。在实际应用上，由于储存端虽小但不可忽略的漏电流，使得储存于电容器中的电荷会逐渐地流失。因此，DRAM的工作是“动态”的，因为其信息需要周期性(一般为2ms～50ms)地重新更新。第69页/共86页DRAM1T/1CDRAM存储单元的优点在于其结构非常简单且面积小．为了增加芯片中的存储密度，按比例缩小存储单元的尺寸是必须的，然而由于电容器电极面积也会随之缩减，因而降低了电容器的储存能力．为了解决这一问题，可利用高介电常数的材料采取代传统的氧化物-氮化物复合材料(介电系数为4～6)作为电容器的介电材料，可增加其电容值．第70页/共86页第71页/共86页MOS存储器

SRAM反相器中两个p沟道MOSFET(T1与T2)的作用，就如同负载晶体管一般．除了在开关的过程中，几乎并没有电流流过存储单元．存储器阵列的每一行只有一条选择线(字线)，该选择线为高电平时，选中该行上的所有存储单元。对应每一列都有一对数据线(位线)以便对所选中的单元进行读写操作。当存储器读出时，该对数据线将由所选存储单元的内容被置为互补电平，写入时通过互补电平的数据线将数据存入交叉耦合的反向器。第72页/共86页MOS存储器非挥发性存储器当传统MOSFET的栅极电极经过变更，使得电荷能够半永久性地储存于栅极之中，则此新结构即成为一非挥发性存储器．自从第一个非探发性存储器于1967年被发明后，已有许多不同的器件结构被制作出来．非挥发性存储器被广泛地应用在如可擦除及编程的只读存储器(EPROM)、电可擦除及编程的只读存储器(EEPROM)以及快闪(flash)存储器等集成电路之中．目前大部分的非挥发性存储器均使用有一个浮栅极的结构，如图所示．第73页/共86页MOS存储器非挥发性存储器电荷由硅衬底或漏极端，跨过第一层绝缘层注入浮栅极之中并储存于浮栅极内，此过程称之为“编程”．浮栅极器件的等效电路可用如图(b)中的两个电容串联栅极结构来表示．储存的电荷会造成阈值电压升高，并使器件转换至高电压状态(即逻辑1)．对一个精心设计的存储器器件而言，电荷的保存时间可超过10年以上．欲擦除储存的电荷并将器件转换至一低电压状态(即逻辑0)，可使用如电性偏压或其他如紫外光照射的方式加以擦除．第74页/共86页MOS存储器对于浮栅极器件而言，编程可采用热电子注入或隧穿过程来完成．图(a)显示n沟道浮栅极器件的热电子注入过程．热电子之所以会“热”是因为受到在漏极端附近的强电场加热所致．部分热电子的能量，高过SiO2/Si传导带的势垒高度(约3.2eV)，因而能越过势垒并注入浮栅极中．不同形式的浮栅极器件以其擦除机制来加以区分．在EPROM中，只有浮栅极而没有控制栅极，因为紫外光可激发储存的电荷使其进入栅极氧化层的导带，所以可通过紫外光照射来加以擦除．EPROM的优点在于每一存储结构单元只需小面积的一个晶体管(1T)，但其擦除的方式需使用有石英窗的封装，且擦除时间较长．第75页/共86页EEPROM采用隧穿的步骤来擦除所储存的电荷．不像EPROM器件，在擦除的过程中，一次需擦除所有的存储单元．对EEPROM而言，可针对被选取的存储单元，单独进行擦除．此项功能可通过每个存储单元中的选择晶体管来完成．此项“字节擦除”的特性使EEPROM在使用上更有弹性．可是EEPROM的每一存储单元需两个晶体管，即一个选择晶体管加上一个储存晶体管(2T)，因而限制了其储存容量．快闪存储器的存储单元被分割为数个部分(或区块)．擦除的方式是将一个被选取的区块通过隧穿的过程来完成．在擦除的过程中，被选取区块内的所有存储单元将同时被擦除．擦除的速度远比EPROM要快，而且1T/cell的特色使得快闪存储器的储存容量比EEP-ROM更高．第76页/共86页第77页/共86页本章小结理想MOS二极管结构、重要性及其理想MOS二极管定义；以P型半导体理想MOS二极管为例，说明栅极电压分别为负、零及其正偏压条件下