基于FPGA的数字信号传输性能分析仪的设计与实现(完整版)doc资料

FPGA与实现（完整版）资料FPGA:,,论文作为和,移寄存产求列。过改截止率和幅度模拟环,部。部从中提同步,时利同步时产步扫作为示外触,稳定示眼图过眼图察受干程度及码间扰弱,而最终对关键词:FPGA;DSP序;眼图Abstract:Digitalsignaltransmissionperformanceanalyzermainlybytheofthedigitalgenerator,apseudo-randomsignalgenerator,low-passfilter,signalcircuit.Inthisassignalgeneratorpseudo-randomsignalgenerator,theshifttotheofsequence.Bylow-passfilter'scutofffrequencyofthepseudorandomtoenvironment,composedofthedigitalsignalandoscilloscope.Theofthesignaltoextractsyncfromsignal,whiletakingsynchronizationscansignal,triggersignaloutsidestablydisplayofthesignaldiagram.Byandanalyzingsignaltheofinterferenceandsymbolthusthefinalforperformance.Keywords:FPGA;DSPmsequences;lowdiagram;基本测试器,于测试量,主测试参包括误码、告警、抖动漂移等其于设备研制、生产、维修量测试,可于网络施工、开验收维护测试但一般较复杂而且价格比较昂贵,此模块化集成化已经成为该产品主势本文提出一个基于FPGA易能只需过示波器观察眼图观地获码间串扰噪声响从而实现能测2.关工作(加一些参考文献学界对于研究近段有不少文献表[1-4],他们主集在较简路,体所实方都侧一个面业,生厂家主:电科团所、京、创等位产多低为主产品国型代表具有除OTN测试全种类高为目前国仅少家在更高多家都小型方向高档还主由外大司所包括、EXFOAnritsu、Acterna等公司新一OTN试率已达简易性能图如1所示1,V1V1clockV2过滤波滤波后V3伪机随机V2aV2经过电容V3之作为电路;V4n提用FPGA来构建移位存序列伪随机这样,以使得系统具有快灵特。通过滤波之采用独增益可调电路对进行放,而使得系增益调具有灵活快速。为了模拟真实作环境,统加入了为噪声因此还计了电压比较电路来减少噪声干扰。路对叠加后入进行放大提提取出步以此来眼从而直了到码间干扰噪声,现对电路试。硬件设计主要包:低滤波,法电路比例放电路,压比较电路DAC路模块。其低通滤最要关键部因此接下来我将细述具实。4.1低通波设计标:1通波外减少十倍频。、200khz500khz,差绝对值不于10%增益A0.2~4.0围内可调一般而言一阶电路渡带较宽但幅性大衰斜十倍,果要使带外减要不少于40db/倍程。论上采用阶即可满足求,实际中要采用才能满要求。对设计基本思路是先采用Solution确定对应理想幅特性下论参数值但是实际无法达到理论参数要求,此根据实际条件以元件配置,断调整件及参数值,得其幅况,过Solution确逼幅特曲。于0100kHz件理论参值如图2所示,应想幅特性如图示,时候,减是-3db,100kHz该图源30100kHz10k,C1,C2C3200pF仿真,4示。如,108kHz候,减是-3.2db,截止率在100kHz近,足误差超设目标4:R1,R2,R310k,,0200kHz10k,C1,C2C3120pF仿真其如示由在220kHz时候衰减是-即截止在200kHz附近满了差超设计目。5:R1,R2,R310k,,10k,C1,C2C347pF通过仿真,幅频特如图6示。由所示在候衰减是-即截止频率在近,足了误差不过设计标。图F0=500Khz源低通波器幅特性另外,通带增A0.2~4.0围内目标主要通调滑动阻器即现。字信号传输性仪FPGA电路设计FPGA部计主要包括信号发生器,随机信号发生器,及信号提取电路。字信号传性能析仪中字信号主要M列,文用521(xxxF++=M序DSPBuilder7MDSPBuilderFPGA8,M8FPGAFPGA9clock14Out15MM10Mbps10MbpsDSPilderMatlablinkMatlabFPGAIP、FIR户降低槛周期该Mclock1610FPGA11FPGA伪随机信号发生器仿真5.3曼彻斯特码生成电路彻斯特编码是一种自同步的编码方式，即时钟同步信号就隐藏在数据波形中。在曼彻斯特编码中，每一位的中间有一跳变，位中间的跳变既作时钟信号，又作数据信号；从高到低跳变表示"，从低到高跳变表示"0"还有一种是差分曼彻斯特编码，每位中间的跳变仅提供时钟定时，用每位开始时有无跳变表示"0"或"1"有跳变为"0"无变"。该模块以现输的M列号化彻特输FPGA中彻斯特码生成电路模型如所示。图13示，彻斯特码是根据clk和M序列相异产生。FPGA曼彻斯码生成电路模型图中曼彻斯特码生成电路仿真同步信号提电路本模块采用FPGA内部计数的方法，实现同步信号提取。将曼彻斯特编码通过此块可以得同步时钟信号FPGA中同步信号提取模如图所示。如图15示，从中成提取同步时钟信号clk中同信号取模图FPGA中同信号取仿系统测试及能评6.1M列数字号测结果数字信V1F1(xxxx4x8M序列，其钟号为V1clock数据为10~100kbps可以按步进可调。数据误差绝；输出信为TTL。测试结果如表所示。表数字信号在同数据率时的实以及出电结果数据率测数据率/Khz2030数据率实测/Khz9.9519.9829.9039.92数据误差输出电/V3.37506010049.8059.6069.6080.2090.50100.706.2通波器性能测试测试方法将一信号作测试信输低通器，通调输号，输出号波形的方法，即可测得波器能实如表、和4示，输号为1V表截止频率低通波实结果表f/Khz电压/v20k1.041.06表6-3f/Khz压/v20k1.021.06表6-4f/Khz压/v20k1.00100k1.0290k0.81100k0.70110k0.60120k0.48150k0.32200k0.20200k止频率低通波器实果表1.040.96200k0.710.480.33400k0.22500k200k0.85400k0.73550k0.67600k40。能优越尤其是=100kHz的能达60左右。眼幅度测试利用图的测试法将数信号发生生的时钟号V1-clock数字号V-clock接示生形如图所示。眼图的“眼睛”开的大小反映着间串扰的强。“睛”张的越且图越端正示码间扰越小反之码间串越大。当存在噪声时声将叠加在信号观到的眼图的线迹会变得模糊不清。若同时在码间扰“睛”将张开得小。与无码间串扰时的眼相比来清晰端正的细线迹成了比较模糊的带状线且不是很端正。噪声越大线迹宽越糊；码串扰越大眼图越不端。如图所示图比较端码间串扰比较小。同噪声叠加在信使眼图的线迹模糊不清。噪声容限=V/V=3.06/3.4=0.9其V峰值电压V信号的大电压论主要设计了个模块：数字信号发生设计数字信号析电路针对文所设计数字信发生方案用了MATLAB件完成各个能模块的仿研究。在础采用原理图和VHDL相的方法成了的数字信号发生。软件来计并重点解了不正常太大达不到40db/dec等等题。对于字信号分电路文曼彻斯特码形行同时用电压比进行形形。在同的问题根据时钟的变的瞬间来生形而相位的步。眼图参文献[1]YuanL.C.,J.,andconstructionthesimpledigitalsignaltransmissionperformanceofHuanggangUniversity,31No.6,Dec.2021,[2]ZhaoL.J.SimpleTransmissionPerformanceVol.7,[3]LiuW.M.,WangX.J.,TanofPropertyAnalyzerSignals,JournalofUniversityEdition,Vol.29No.4,Dec.2021,pp:382-385.[4]HongH.Y.,LiZ.J.,LiDesignofDigitalSignalAnalyzer,ofofTechnology,Vol.24No.6,pp:23-26.——一Klk^M:{b4,4b顺并因在实现时加入叉关伫使能正确输入单元。图3.10是交叉关图。b=ll若输部和部分为位字长,防止果溢仁21必须用位示。在实现时有两种解决方法第种级果都增加3位,样精度较高,当点大时位宽加会很大消耗资较多。另方法是级将结果右移,样下级会溢,直接舍弃后3对计结果精度会产影。浮点有较大态范围和高精但使用浮点会消耗更多资源还会使元度降低。本节在实现时采用块浮点法,实过程如下:检测结果高四,下几种情况:11ll(1110(一位(3001x位单单瞥_l竹一一~点点触一触撇一块一块一块,18120217ShipElectronicEngineering2043

443005

FPGAFIR

;FIR;andImplementationProportionPGAandMatlabGuangfaOfficeofNavyinYichangAbstmethodpofpropoFPGAandMatlab.Thisfiltercanadigitalfilteringofdiscretionalsettingdifferentparametersofisavailable.Soit‘sflexibleandpractical.Thisdesignhasbeenrovidedcorrectbyprogramsimulatingandtesting.KeyordsGA,Matlab,proportion,FIR,distributedarithmetic1

,,,,MatlabFPGA,

FPFP换A/D输入,过成再由16位图图,开流程3稿日期:3月13,回:年15作者简:张男,:7程2053

MatlabMAT2LABFIR2,,FIR

Hd(1ω:Hjω=∑∞=-hde-jωn(1,h=πππHd(ejωndω(2hd(nd(z:H=n=-hd(nzdH(z。了使变,使际FIR率能逼率采用窗h(n截取一段来近似表示d(n,:h(n=hd(nω(n:H(z=H(z=∑NnhN,H

FIR2B=fir2(N,f,mN;f[0,1],f=0f

0,f

:FPGA0,1,;m,,f4

FPGAFIR4.1FIRFIR(DA;,LLUTLUT,FIRDA,U模会随呈指当大,找模大了减模132地址线LU行产8LUT先部查再将防止生溢,32查出FP,FIR:yc,x=∑Nn=0]x[n]=c[0]x[0]+c[1]x[1]+…+c[N-1]x[Nc[n],x[n]。分布式算法的基础分积法滤波的学表达式式7相似,在一的FIR,波系固的,此可以用布算法[n]即波器输入号采样。在系统[n]表:x[n]=∑B-1b=0xb[n]2[n]∈[0,1]b[n]表示的第位,:也就x第次采样因此y=∑N-1n=0c[n]∑Bbxb[n]2bB-1[0]2B-1+x-2[0]2B-2+xB-1[1]2B-1+xB-2[1]2B-+x-1](xB-1+xB2+0[N-1]20=(c[0]xB-1[0]+c[1]x--1]xB-1[N-1]2B+(c[0]xB-2[0]+c[1]xB-2[1]++c[N-1]xB-2[N-1]2B+(c[0]x0[0]+c[1]x0[1]+0[N-1]20=-1B・∑N-1=0]b]-1b2b・∑N=0f(c[n],FP,,(x[N-1],x[N-2],,xb[0]1

xb[N[N-,xb[0]0000000・[0]+0c[1]++0c-1]0000010・[0]+0c[1]++1c-1](101[・c[1]++0・c-1](111[0]+1c[1]++1・c-1]MATLAB,DA,GA,MAT2LAB;16A/DFPGADADAD/A5

5.12021207,2

(kHz170267202861345.2

,1dB0~100k3

3,

2.2mM/dBL=20lgV+20lg-M-9,V;d(;MHzHz,35k190.86dB200kHz(Hz,25kHz,30k,40kf1=[0,10,20,25,30,35,40,50,100],kHzf=[0,0.1,0.2,0.25,0.3,0.35,0.4,0.5,1];=[0,0,8.0212,3,4.9232,12.34,718958,0,0],=fir2(64,ffir64FPGA

434

(kHz(mV(mV20210158134150,20kHz~40kHz6

。通过实际测试结果证明FIR用果好并且有活,数入格内改,很好适性。参献[1][]UweMeyer2Baese.字号理FPGA现[M].:清华学版社号理(第版[M].京:械工业出版,2020[3]程.字号理程(第二版[].京:清大学出版[M].:西安交大学出社[5]思科产品发中心MAAB7辅助信处理技术与应[M].北京:子工业出版社[6]吴,诚.[M].京:人民出版[7]赵岚毕,.分式法[J].子测技术,2020,30(7:101~104.[J].子技术用:AJSP1,2,1(1.,150040;2.,150001:,WJSP+MySql,--truts,绍经过,稳能够现关词;MyutsDesignofcoursehingplatformbasedJSPUNJ-iyu1,2,YANGMinIJ-itao1HiKeyLaboratoryforMInstrumtationsHeilongjianginiversity,Hiina;2.CollegeofInmatiandmmunicationEngineering,HUniversityiAbstract:Forteminftraditilteachinmethod,networkteachinforteachersthisdesigbyfItechnologyapplictechnology.ThisplatformtuponthebasisofopensourcemewokofMVCandbyngJSPteclogyandMitectureandfunctionfthplatformerevly.ItthatrunnedstabilycouldrealizempulsoryKworkteachingplatfortruts0/、空范围局限性使本科效果难以达到想状态助W开发以及带联网速发设计开出了以技为网络平台网台托联网优设和开,过平台生以不受、空、域制,现上浏容参测试发评论功,师也借助此台发布公,布题实现件,织讨论疑,行师生管等功1系体系构络台浏览器/务器(B/S以技为采典模、视、制(三层架Str源进行计与,对应览器-Web服务器-据库服务三层系机此支种准协议,绝硬件境和软平台[1]系型W部署和行服务器将前台面Servlet制器据库务收稿期:项目:哈尔滨工究立项(202100056者简介:孙继禹1976-,哈尔滨测控通院师哈尔滨工与系博士,、嵌式系统信息管理系统、通信号处理方的开发研究。38器有机地合起来,成了一套以开技术为础的网络此种体系结构有数实现方案可选择。由采用了Strts1.2开源架构,let控器即为其中的nA。典型的Serv包IBMWebSphereA的、A的TomcatA的Jr等其WebSpherelgic用于大型的企业级开,同支持WEB应用程序署与业级-aBean(EJB部署。本教学的应范围面全校师生,户数量数万人右,此To服务器完全够满足求而且是开源服器,低了开成本。于数库服器,选方案包微的lSer、甲骨的IBM的DB2及MSQLAB公司的MSQL基于与W务器方选相同的因系统最以源据库MSQL储数据信息。系将JSP与MSQL密合,后为数存务以ts的AAc-tionFor作为后前的控制程序接受序递的户输入(请求信并馈数库,后数库到数信再递给JSP程序。这过程质上是JSP/Servlet接在户端与据库务器端传输数据,且JSP/Serv功能是助于容器Web务来现。体结如图12网络课堂模块、BBS程讨论疑及网交流三大模块成如这三大模块之相互联紧密耦,机地成一个完的网络2框2.1、增、修改、删除功能,络平台员可以应用此全部功能其中新增、修改、删除仅员可以操作,数据库中可以和其他只能此同时了网络平台用户注册注销功能在推广期,放注册功能注册成员具备使用者所有权限。基于此本可看作是网络平台权限部分。本课程授课老受是平台使用象其他可录入到此系统中。原则上,有在数据库内成员可以登入平台这也是系统权限目标之一。2.2络课堂此是本网络平台核心部分。由课程总体概况子、授课内容子、课件及作业上传下载子及在线视频收看等子成。课程总体概况包括数字号处课程大纲、日历、目标等内容,于从宏观上把握本课程。授课内容是本课程需掌握具体知识点,式上是图文并茂,提高习效果为宗旨。课件及作业上传下载子上传下载本课程课件、批改后作业,下载应课件文件及上传下载作业功能,员可删除任何课件、作业文件。在线视频子由上传视频文件,在线收看部分视频功能。由于视频文件较大,虑到服务器负荷,不提供视频文件下载功能。讨论答疑及网上交流此中讨论答疑以形采用异步方式。可将习本课程过程中及改作业中存在疑问发布到版由或其他进行答疑。可发布讨论课题引导行术讨。网上交流网络聊天室形式之、之间可以进时网络交流,络讨论。快速、便捷地解决在过程中问。只有储在数据库中及注册人员可以使用该,且员有权删除任何讨论话题并禁止任何成员时发言。3HTML、My数据库ODBCDBC接为主体,用流行的Web源框进行数转流由uts-confi.xml配置进行控此配置融了扩标语(XML。整个学平采用B/S架,并辅流媒体。HTML(HyTexMarkupLanguage文本标记语言是一种用来制作超文本文档的简单标记语言。用HTML写的文本文称为HTML文,能于种操(Unix,Wiw等。自1990来HTML一直被用作WorldWWeb表示用Hmepage的格式设计和它与WWW上其它H连结信。ML是JSPASPPHP等动态的。HTML言是通利用各标记tags来标识文档的构及标识超链(Hyperlink信息虽然HTML言描述了文档的结构格式但并不能确地定义文档信息必须如显示和排列而只是建W览器(如MosiacNetscape等应该如何显示和排这些信息,终在用户面前的显示果取决Web浏览器本身的显示风格及其对记的解能力。就是为么同一档在不的浏览中展示效果会不一样。XMLXtensibM的写意为,由Woideeb盟织(义的元语。XML是标准通用标记语言SGML个子集,文标语HTML也相类的地,实上它针对MLHT-ML的局限性创立的简单地说XML一组则准则集于以无格式文本描数据技,一种语用于创建他基于插标的语以助描述据然,XML实上不是记。XML是标记和内容的组合其中的标记将含添加内容。XML突了HTML的固定标记集合的约,户以根需要定义任何一种标签来描述文档的数据元素。它的基本思想是利用数据识表示数据的含,用单的嵌套和引用来实现数据元素之间的关系。本系统中的W配置文件(Web.xml与Struts配置文件便是基于此技生成的。JSP即为Page(Java服务页面是由SunM司倡导,家公司参一起建的一种态网页术标准主要用于开动态网。JSP了语的,W开发无关、息富动的Web面它企业应用编程接口紧密结合能使发易搭建网络建立起功能强大的W应用程序它将容的生和显示进行分离,发专注于应用逻辑的处理;用可用的组件Beans,快了总体开发速度并提高了系统质量,用标简化面编程降低了发的难度[2]3.4S技术术是模式的体现。MVC设计模式是在纪80年代由首先出的它的文写为MView-Controller。它代表三模型:Ml(型View(视图和Con-troller(控制器。今已被泛地应用于软件架的设计中,Sun公司采用关模式之,推着软件发设计不断前发展。模框架如图33MVCMVCtsWeba,StruJSP,VelocityTetruJDBC映射以相控制,Stru有自己强控器,们位ts视和型间挥着强协这样Stru也解决W直解决耦度高问题,高W系可维护、可展性、移植和复性Str工原理如44Struts40MSQLMSQLAB和支持MSQLAB一基于MSQL人员业公一家使用了一种成功业模来结值和法论二代司MMSQLAB册商标MSQL一个快速多线程多用户健壮务MSQL服务器支持关键任务、重载生用也可以嵌到一大配置(mass-deployed件去DBCODBC,、FTP、数据邮数据、代理等都全候运行,全生提供各4束语相对于封闭统堂教模而,字号处理络学台做了息渠道通无阻,突了时空限,现了生为本因材施教思想,进了生创新意识新,够充调学学习极性主动;生自主选择符合己知水解习内,师据学水平提出档次,现了材施教教原;具较强开放性课延伸到每一个学面符合全民教育终身教育;比较方利丰富育教学源,利于学目标。经过系统试表明,络教学平台运行,现了期部教学本教学系统数字信号处理课程教方法、教学方式改革创新大果。参考献:[1]薛充等.于MVCStruts用系统[J].仪表[2]贺,基J教学平设与信,2020,8:93-94.责:刘信0、便群众及内外游客安全便捷、方便群众及内外游客安全便捷出行的/行/短信平台0,今年/期间始发挥作用。据解/行(962300/短信平台过实时短信、彩信预警示、及实时AP站等向出行供及时的信息同时将全天候、汉、英种语言为行者供咨询。解2021,部信集团支持下,签订工实施合同,过双方的密切合作,全套系统较时间内完安装、调试并达行标。41AR与存系统设计申请别:专业:工程及控制指导教师:戴胜4-lBoRomboardPCBdiagram,,5V,3.3V,1.8V,1.2V,,LED,LED,FPGA,晶、位、件立件需重晶振、4MHz.,状态,异象过,可利件检硬件,口II件FPGA,工4l最后将各个模块分别,别调试利用验证硬的功否正常。图最的物图。图板物图board在文中,FPGA傲为信采系统前端的协处理实现数据的缓冲控制功存储AD转换后的数利用钟发生生采样时钟FIFO的写时钟,后制辑电路一控与CFU通信。FIFO,RAM,,FIFO(:FPGA:::T483-2:7:(3“FPGA”、纳、震、统机械振、遥感测、故障诊等众多域都得广泛用。对主要应数字,活方便现复杂任,到高精、高定性和机动性。随数字益广泛应现场可阵列FPGA(FieldProgrammableGate为代表ASIC件得到了速普和发展,件成度和度都高速增长。FPGA具有门阵列逻辑密度和可靠性又具有可逻辑器件用户编性可以减少系维护风险,低产品本缩短期。目前,通多媒体猛发展都得益广泛应用。是对携式家用统而,一般芯片案并不想。首片成以及成本现阶段仍然是比较高,其芯片成本,不及批量ASIC芯片本之低。其便式对要求十分刻,了一分DSP芯片使用而体正是ASIC芯片点之。本提出了一种硬件实方。采滤波和IIR波器算将高低部分离出来形左声道,过耳机放大器输出可直驱耳或源箱。、题研究背景国内外的研究现状1数字信号处理大都采用DSP与现在方未艾移动通信多关键术:术,件无线电多用检测等技都依靠性能的与来实。三数蜂通系和它兴为的高能通信系如带信、MPEG-4和视频点播的速展对出许新的要。例如,的工作模的件无电决案所需最高算力每约即1600MIPS随着超大模集电路术的发展,做得越越小,造线宽来越窄集成的体管越来多,钟频率来越高。软件线电技的发和实取决于速集电路,与FPGA模数、数模技术发展况。了达到大的灵性,们希望在线输入/出端和端模拟输入/输出接口进行模/变换(ADC和数/模变换DAC,与FPGA完成其间所有的理任务,只要更改下载件就以满用户需要其中具挑性和最重要的部分是以与FPGA核心的时号理。2我国FPGA术和产品的究开发相对外落后我国在技术和产品的究开成绩然,国技起步早基本上与国同步,在FPGA面的起较晚。国有所高等院校从事DSP与的教和研除了部分芯需要国外口外,信号处理论和算法面与外处同等平。在信处理和统方面有了喜人进展,在进与世界先进同样的研究。二课题研究的意义1数字信号处理的良好用前景,,、体积缩小运提高益广泛滤波组分,滤波概念滤波器相同,形式实滤波方式不同,得滤波器有比拟滤波器精高、稳定、体积小、量轻、灵活、不求阻抗匹实拟滤波器无法实特殊滤波功能等特点滤波器可图像识别、语音识别、通、雷达、智能、核等多2充分挥FPGA/CPLD优波器实方法通常:(1采通计机统上加方法采通编程片实方;(3专DSP芯片法,通DSP片比这片相波法片实,需;通合即采法、法、时设计专滤波器;(5EDAFPGA/CPLD方法等上述几方法,第(1法较慢般法拟第(2(5方法都来实滤波,比而第(2编较第(5方法快、低、3方强受到很滤器场,还进行杂,此求很高而满足方求器实波除了面势,开期短、安性能方面优点3完利FPGA/CPLD波利音频还没简有适,多停留论研究,利DSP芯基音灵运了波推动了波、课题研究内容一研究的主要内容数字滤波算法I2C线控音频编/码芯WM87313方的扩(1语音输出控(2进行分析(3NiosII控制整体方1方案结构框图2.12主要方案选择方案中器选公司CyII列中。CyIIFPGA是成本FPGA市场上得成之后,Altera公司推出低成本它低本密扩到68416逻辑单从而可以在成本上实现复杂字CyII列FPGA支持司II嵌入式软核器。NiosII具有灵活可配特,且以非常容易地实现各种外设展。对并事务可以一个上放置多个NiosII软核,大高也便多个同时进步快新发度在数CycloneII有明优势。II列FPGA可以内置多达个18件乘法器,上大容量M4KRAM以及(2/WM8731//Wolfson24/WM873123;齐右包含麦克风耳机路和LLINEIN能以距在围内进节,完成A/D换,进行波有效去流成分一路麦克风以在范围内进行节三路有单独静D/A换、路旁路及麦克风侧路后加作以直驱动路(LOUT和,也通机放大以驱动耳机LHPOUT耳机放大电路益在范围内1dB距行三课题研究重难点及项究键在波算法I2C总议扎论识是成设只有I2C总议才/WM8731决上题课上查相关料,认真学习论识、以及查看已有相关程从而利施湖汽工学毕设（题报）（）课题研究目项目究标：计台，能够节段，量分，产生各，行谱分析以显示能（五）预成形、论文发表基文、产品研究研究产品移植并试设备要备三、研究1案选取通过对所选芯片特性选取合适算和控制2实际制作并将结合二关键1数滤器设；、程；3GA控；四、基础已有关果可考已发表关文件北汽车工业院子信息学创实五、进度安排：年3月集料确；程序设计年4序化计5第第年月仪器仪表学报ineselofScientificInstrumentVol29No3M收稿日期:202004ed基于FPGA视频信号生器设计与应用研究刘,燕雄,伟1,宾强刘佳栋1解放军械工程学院光学与电子工程系家庄清华大学精密仪器测试技术与器重点实验室京摘:本文绍了一种基于FPGA的型视频号发生器它可以足多种被测系统对输入视频信号式的求。该系统利用SB线与位机进通信同时解决了系统供电的问题。在内部,软编程的方法生成视频信号的图像时序制信,视频D/A。通过实验对该视频信号发器电应用进行研究,了被测电视系统的。在系统通好、集成度体小等特广泛的用前景。:号发生器;FPGA;USB;模标;踪能测DesignandofvideosignalgeneratorbasedFPGALiu1,NiuYanx1,2,DongWei1iBinq,Liu1.OpticsandElectronicineeringEngineeringCollege,Shijiazhuang;2TKPrecisionMeasurementTechnologyInstruents,DepartmentofrecisionInstruments,TUniversiti100084,ChinaAbstract:AnewofideognalbasedFPGA.Itlkinofvideosignalsmeettheinputrequmideosundertes.tithathroughUSBpor,tandthismethodcouldalsosolvetheproblemofwly.IntheFPGA,thegeneratorldgenerateimageandcontrolgnalsoftwaresendtheD/AmmcarriedouttoapplicationofthgeneratorinTVtrackingcapabilityThetrackingcapabilitymereobtainedandlgeneratormofhighliintegrationsmllsizeonhasoprospectseyw:videormulateding1记录和处理系统(卡、图像记录仪和电踪系统等的研究测试已经十分广泛。在这些系统进行测试的过程中需要测试者提供符合该系统输入制式要求的。针多种被测系统及被测指标,试者应该提供不同种类和制式的。以往这些系统进行测试时,们经常利用探测器靶板进行成像,产生的送入被测系统。该测试方法给系统评估入两方面的误差一是靶板的制作误差二是探测器本身的成像质量偏差。针这些误差,内外逐渐使用能够提供模拟图像的发生器来取代传统的测试装置[13]。现场可编门阵列(FP具有高成度、高可靠性以及开发具智能化等特,步成为杂数字路设计理想首[。考虑序要严格第期刘等:基于FPGA的生器设计应用研究及硬件小化的要求,用FP来设计与其他极提高了2USB、控制视频/A和输出接口组成。硬件组成图1所示图硬组ig.1Hstructureoftsy工作原理上位机经过SBFPGA行信将模拟目或靶板的信息以及其他控制信号传给FPGAFPGA对接收到的数据进行断和算最后输具有时关系的数字信号。果系统需要输出模拟视频号那么将字信号送入视频D/A转换电路输出与测系制式相符的视频信;如果测系接收数信号,么数字信号进行调理直接送入被测系统与上位机通方式选择以前我们开发的视频号发器选择了串口通信方式与上位机进行据传该通信方式具有开发单成本低特点。但是在使用程中现了以问:一不支持热插,上频信号发生器主机需重新启动;二是需要视频信号发生器单独提供电;三是据传输不统的。对以问,通信的方式。接具有热插拔、传输速度快以及便携等特[5],够完全满足本系统的设计要求。当本系统接入的口时PC将固件自下到U接口片测试者只要作上的用序面,可以完成相的试工作此外,USB口提供的+电它的流可以到几mA,完全可以驱动系统进行正常工(件仿真得到模块在生成种视频号时的功耗为左,去系统供电电源的设计工这样小了统体积提高了系统的便携性能2.3FPGA控模块FPGA制模块整个统的核。以生成标准制式视频号例介该块设方。据CCI制式的视号准它采用隔行扫的式每场,频15625H,场频,平575用隔扫的方式视频信中场中的,信的高视频此该信号是模设的。CCI制式视信信号以FPGA的以控制信号需要进入/A电这了AD的10视D/A片该的入消隐信、、B据号以他控制信最模频信号此,FPGA控模块要为频/A块提以上的信号本文采用模块的设方利用Veril硬件述语言生各种子模块将这22FPGAigeneralreofFPGAodu3MSmiSE、均衡、同步、消隐和场消3种ig.3Sequencesimlatiictforseveralbles其电平s低电为;jhmc表前均衡,电29.65s低电;hsyn表步,期s同步宽度4.7s,肩1.5s,肩5.8s;hblnk隐,隐度s仪器仪表第29本系,下载配置成系配文(M式,经口将置文载到系统次加,PROM将其存储配置FPGA始正常工实相应针个特点可根要随新置文完不种类被测系统工作,测作具有灵活性视频D/A转换,,,,-0.3VD/AADD/A(、时,据以不式表1是用值[6]表真值表outputtrutab1011/10(0V/(-0.3V,,,。D/A换板及缆接口物如4所示。4D/A转换路板及缆接口iideo/Acircuitandcoaxiallei3在踪检测中研跟踪指标测,[7]I,,FPGA、比、、获概率评重要指[8]针对指要求输速、运动式、对比场位置功明要求动,程通过改变观波门或状从断,要FPGA过一定满足要求图本项水往返运流程图水往返运动算程图ilflowforverticalmictarget结果运对某型进行将与被接,设定被备某作参,获装备参数结果如表2所示从果,4像素之间,比3%~4%间水平速4.22~4.24场/秒之间捕获概率终为100%,们变化幅终都制计要范围第刘:设计与应研究6572Table2Partialresuofingilitytest43,2,图图7在前将接入图集获拟图。6(对比度大小12素ig.6Aframeimfblacktargete12do7(对比度大小18素ig.7Aimfwhiteet(contrast:39.1%,siz:1824dots4USB,,、稳定特点说够准评估斗必障今行更域,前景十泛文献[1]LIXZH,YUHY,SHANGF.Mltiftioniagetargetgenerator[J].ExperiTechnologyManment37.[2]PANGHimitsapplicationimageboamation[J].Oi30.[3]WANGX.Anmimentationschemeofilgeneratorbasedon[J].ElectronicScienceand,2020,3:25[4]WANGH,XUEXG,ZHONGXH.FPGA/CPLDgntooldetiledforXiliIS[M].Beijing:PostsTelecomPress8.[5]WUZHHANGY,FEgnfhighmplingstemGAandiofientific[6]ADices.ADV].AnalogDices.,2002.[7]WG,WANGYF,NIYX,eta.lAdesignofstemforTVing[J].OlicTechnologyInfrmation,2020,18(1:6164.[8]JB1830specification,2020,光电装备检测。mclj07@163.comLiuJiereceiBScfrordnanceCollinisagraduateinOrdnanceingCo.Himaininisintellisinstruequip,1989,2020、强激破坏术等。NiuiongreceivedfroXuzhouNormalUniversityin1989,MfroNtilUniversityoffenseTechnologyin1992,andPhDmTianjinUinheisapostdoctlresearcherinTnghuaUniveproinOrdnanceillege.Hismainitestandfaultdsisforlectronequipment,laserdaproontechnologyetc.18120217ShipElectronicEngineering2043

443005

FPGAMatlab

;FIR;andImplementationProportionPGAandMatlabGuangfaOfficeofNavyinYichangAbstmethodpofpropoFPGAandMatlab.Thisfiltercanadigitalfilteringofdiscretionals