寄存器和移位寄存器

寄存器和移位寄存器第一页，共一百一十九页，2022年，8月28日1课题：寄存器和移位寄存器课时：２重点：双向移位寄存器及其应用难点：常用时序逻辑器件的分析及功能描述方法教学目标：使同学掌握移位寄存器的功能及应用；了解环形计数器、扭环形计数器的构成规律教学过程：一、寄存器二、移位寄存器三、双向移位寄存器74LS194

例1

例2

例3第二页，共一百一十九页，2022年，8月28日2时序逻辑电路寄存器和移位寄存器计数器顺序脉冲发生器分析设计教学要求：1.会使用移位寄存器组件；2.会分析和设计计数器电路。*常用时序逻辑电路第三页，共一百一十九页，2022年，8月28日3§5.3寄存器和移位寄存器一、数码寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。四位数码寄存器A3A2A1A0A0A1A2A3第四页，共一百一十九页，2022年，8月28日4低电平有效正边沿触发八D寄存器：三态输出共输出控制共时钟12345671098141312111516171819201Q1D2D2Q3Q3D4D4QGND输出控制时钟VCC5D6D7D8D5Q6Q7Q8Q74LS374第五页，共一百一十九页，2022年，8月28日5二、移位寄存器所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)第六页，共一百一十九页，2022年，8月28日6根据移位数据的输入－输出方式，又可将它分为四种：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出串行输入－串行输出串行输入－并行输出并行输入－串行输出并行输入－并行输出：第七页，共一百一十九页，2022年，8月28日7SDQQDQQDQQDQQD&&&&A0A1A2A3RDCLRLOAD移位脉冲CP0串行输出数据预置3210存数脉冲清零脉冲四位并入-串出的左移寄存器初始状态：设A3A2A1A0

＝1011在存数脉冲作用下，Q3Q2Q1Q0

＝1011。D0

＝0D1＝Q0D2＝Q1D3＝Q2下面将重点讨论蓝颜色电路—移位寄存器的工作原理。QQDQQDQQDQQD移位脉冲CP0串行输出3210第八页，共一百一十九页，2022年，8月28日8D0

＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脉冲CP0串行输出321010110110

0110

110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0设初态Q3Q2Q1Q0

＝1011用波形图表示如下：Q3Q2Q1Q0CP110100110011000000000001第九页，共一百一十九页，2022年，8月28日9四位串入-串出的左移寄存器：D0

＝LD1＝Q0D2＝Q1D3＝Q2四位串入-串出的右移寄存器：D1＝Q2D2＝Q3D3＝RD0＝Q1双向移位寄存器的构成：只要设置一个控制端S，当S＝0时左移；而当S＝1时右移即可。集成组件电路74LS194就是这样的多功能移位寄存器。QQDQQDQQDQQDCP串行输出3210串行输入LQDQQ3DQDQDCP串行输出Q1Q2Q0串行输入R第十页，共一百一十九页，2022年，8月28日10用JK触发器构成的移位寄存器JK触发器构成D触发器第十一页，共一百一十九页，2022年，8月28日114位双向移位寄存器74LS194A的逻辑图第十二页，共一百一十九页，2022年，8月28日12第十三页，共一百一十九页，2022年，8月28日130111100011011直接清零保持右移(从QA向QD移动)左移(从QD向QA移动)并行输入

RDCPS1S0功能DSR—右移串行输入DSL—左移串行输入0Q1Q3D2D1D0D2Q3Q74LS194RDCP∧S0S1SRDSLDD0D1D2D3—并行输入VCCQ0Q1Q2Q3S1S0CPQ0Q1Q2Q3CPS1S0RDDSLD3D2D1D0DSRCLRGND74LS19415161413121110912345678DSLD3D2D1D0DSR第十四页，共一百一十九页，2022年，8月28日14第十五页，共一百一十九页，2022年，8月28日156.2.3寄存器应用举例例1：数据传送方式变换电路D6D5D4D3D2D1D0并行输入串行输出数据传送方式变换电路1.实现方法(1).因为有7位并行输入，故需使用两片74LS194；(2).用最高位QD2作为它的串行输出端。第十六页，共一百一十九页，2022年，8月28日162.具体电路&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动脉冲移位脉冲&G2串行输出并行输入74LS194(1)74LS194(2)第十七页，共一百一十九页，2022年，8月28日17寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2QD2寄存器工作方式0D0D1D2D3D4D5D6

10D0D1D2D3D4D5

110D0D1D2D3D4

1110D0D1D2D3

11110

D0D1D2

11111

0D0D1

11111

10D0

CP并行输入(S1S0=11)并行输入(S1S0=11)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)3.工作效果在电路中，“右移输入”端接＋5V。第十八页，共一百一十九页，2022年，8月28日18例2：试说明下图电路逻辑功能,并指出t4时刻输出Y与输入M、N的关系。Ｓ2tＳ1tＣＰ１tt1t2t3t4ＣＰ２t

t1t2

第十九页，共一百一十九页，2022年，8月28日193.74LS194—四位双向移位寄存器1）框图控制方式选择Q0Q1Q3Q2D0D1D3D2DIRDILCPS1S074LS194右移送数端左移送数端异步清零并行数据输入并行数据输出移位时钟第二十页，共一百一十九页，2022年，8月28日202）工作方式控制S1 S0

RD CP

工作方式0 0 1 保持0 1 1 ↑ 右移（

DIL=）1 0 1↑ 左移（

DIR=）1 1 1↑ 并行加载0异步清零第二十一页，共一百一十九页，2022年，8月28日213）功能

这是一种功能较齐全的移位寄存器，具有清零、左移、右移、并行加载、保持五种功能。第二十二页，共一百一十九页，2022年，8月28日224）用74194实现左移、右移及并行加载。CPQ0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL数据011右移串出第二十三页，共一百一十九页，2022年，8月28日23CPQ0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL数据101左移串出第二十四页，共一百一十九页，2022年，8月28日24CPQ0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL111并行加载（4位并行数据输入）第二十五页，共一百一十九页，2022年，8月28日25三.移位寄存器型计数器1.环型计数器（M=N）D1Q1D2Q2D3Q3•••D0Q0CPQ0Q1Q2Q3

1000010000010010有效循环该电路为一四进制计器第二十六页，共一百一十九页，2022年，8月28日26110001101001001111011110101101111010000001011111无效循环不能自启动！1000010000010010有效循环Q0Q1Q2Q3

第二十七页，共一百一十九页，2022年，8月28日27例：用环型计数器构成顺序脉冲发生器。（环型计数器本身就是一个顺序脉冲发生器。）D1Q1D2Q2D3Q3•••D0Q0CP部件1部件2部件3部件4

1

0

0

0

0

1

0

0

0

0

1

0

0

0

0

1第二十八页，共一百一十九页，2022年，8月28日28123CP41234Q0Q1Q2Q3第二十九页，共一百一十九页，2022年，8月28日29Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL•11CP1000用74194构成环型计数器：有N种有效状态,有2N-N种无效状态，无自启动能力。四进制计数器第三十页，共一百一十九页，2022年，8月28日30Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL•11CP0111Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL111111••预置单脉冲•例：用74194构成广告流水灯电路。第三十一页，共一百一十九页，2022年，8月28日31例：用74194构成M=?的计数器。Q0Q1Q2Q3D0D1D2D3DIRS1S074LS194DIL•11CP1000M=3第三十二页，共一百一十九页，2022年，8月28日322.扭环型计数器（M=2N）D1Q1D2Q2D3Q3•••D0Q0CPQ0Q1Q2Q3

00001000000100111100111001111111有效循环此为循环码2N进制计数器第三十三页，共一百一十九页，2022年，8月28日3300101001010110110100101001101101无效循环有2N种有效状态，有2N-2N种无效状态，无自启动能力。Q0Q1Q2Q3

00001000000100111100111001111111有效循环此为循环码第三十四页，共一百一十九页，2022年，8月28日34用74194构成扭环型计数器：Q0Q1Q2Q3D0D1D2D3DIRS1S074LS194DIL01CP1第三十五页，共一百一十九页，2022年，8月28日35例.M=?Q0Q1Q2Q3D0D1D2D3DIRS1S074LS194DIL01CP1M=6第三十六页，共一百一十九页，2022年，8月28日36例2.M=？01Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL01CPQ0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL1•••清零M=14第三十七页，共一百一十九页，2022年，8月28日37例3.M=?Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL01CP&Q0Q1Q2Q3

00001000000100111100111001111111M=7第三十八页，共一百一十九页，2022年，8月28日38集成移位寄存器简介74LS194、74LS198、74LS299，等。并行输入－并行输出(双向)并行输入－串行输出74LS165、74LS166，等。串行输入－并行输出74LS164，等。串行输入－串行输出74LS91，等。第三十九页，共一百一十九页，2022年，8月28日39作业P1745.6第四十页，共一百一十九页，2022年，8月28日40电子技术

第六章时序逻辑电路数字电路部分(第二十讲计数器)第四十一页，共一百一十九页，2022年，8月28日41

第二十讲计数器课题：二进制计数器课时安排：２重点：集成计数器二进制计数器难点：74161、74193、74191的功能及特点教学目标：使同学学会看功能表，理解同步加、减法计数器的构成规律，理解异步与同步工作的区别，熟练掌握同步二进制计数器74161、74191、74193的功能和特点教学过程：一、概述二、二进制计数器的构成规律三、MSI计数器

1、741612、741913、74193第四十二页，共一百一十九页，2022年，8月28日42计数器的分类（2）按数字的增减趋势（1）按计数进制

（3）按ＦＦ是否由同一计数脉冲控制

计数器主要用于对时钟脉冲计数，分频、定时的时序电路二进制计数器非二进制计数器Ｍ进制计数器加法计数器减法计数器可逆计数器同步计数器异步计数器第四十三页，共一百一十九页，2022年，8月28日43一、二进制计数器1．二进制异步计数器

（1）四位二进制异步加法计数器工作原理：4个JK触发器都接成T’触发器。每当Q2由1变0，FF3向相反的状态翻转一次。每来一个CP的下降沿时，FF0向相反的状态翻转一次；每当Q0由1变0，FF1向相反的状态翻转一次；每当Q1由1变0，FF2向相反的状态翻转一次；1J1KC12Q1QCPFF3R∧1KFF21JC1R∧1KFF1Q1J0C1R∧R0FF∧1JC11KQ31CR计数脉冲清零脉冲QQQQ第四十四页，共一百一十九页，2022年，8月28日44用“观察法”作出该电路的时序波形图和状态图。

由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。第四十五页，共一百一十九页，2022年，8月28日45（2）四位二进制异步减法计数器用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。工作原理：D触发器也都接成T’触发器。由于是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的时钟脉冲输入端相连，即从Q端取借位信号。它也同样具有分频作用。第四十六页，共一百一十九页，2022年，8月28日46二进制异步减法计数器的时序波形图和状态图。

在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。第四十七页，共一百一十九页，2022年，8月28日472．二进制同步计数器（1）二进制同步加法计数器

由于该计数器的翻转规律性较强，只需用“观察法”就可设计出电路：

因为是“同步”方式，所以将所有触发器的CP端连在一起，接计数脉冲。

然后分析状态图。若用JK触发器实现，选择适当的JK信号。第四十八页，共一百一十九页，2022年，8月28日48分析状态图可见：FF0：每来一个CP，向相反的状态翻转一次。所以选J0=K0=1。FF1：当Q0=1时，来一个CP，向相反的状态翻转一次。所以选J1=K1=Q0

。FF2：当Q0Q1=1１时，来一个CP，向相反的状态翻转一次。所以选J2=K2=Q0Q1FF3：当Q0Q1Q3=1１１时，来一个CP，向相反的状态翻转一次。所以选J3=K3=Q0Q1Q3第四十九页，共一百一十九页，2022年，8月28日49（2）二进制同步减法计数器分析4位二进制同步减法计数器的状态表，很容易看出，只要将各触发器的驱动方程改为：将加法计数器和减法计数器合并起来，并引入一加/减控制信号X便构成4位二进制同步可逆计数器，各触发器的驱动方程为：就构成了4位二进制同步减法计数器。（3）二进制同步可逆计数器第五十页，共一百一十九页，2022年，8月28日50

当控制信号X=1时，FF1～FF3中的各J、K端分别与低位各触发器的Q端相连，作加法计数。二进制同步可逆计数器的逻辑图：

当控制信号X=0时，FF1～FF3中的各J、K端分别与低位各触发器的端相连，作减法计数。实现了可逆计数器的功能。第五十一页，共一百一十九页，2022年，8月28日513．集成二进制计数器举例（1）4位二进制同步加法计数器74161第五十二页，共一百一十九页，2022年，8月28日52①异步清零。74161具有以下功能：③计数。②同步并行预置数。RCO为进位输出端。④保持。第五十三页，共一百一十九页，2022年，8月28日53第五十四页，共一百一十九页，2022年，8月28日54（2）4位二进制同步可逆计数器74191第五十五页，共一百一十九页，2022年，8月28日55第二十一讲十进制计数器；N进制计数器课题：十进制计数器；N进制计数器课时安排：２重点：N进制计数器的获得难点：二-五-十进制计数器构成不同编码的十进制计数器教学目标：使同学掌握MSI计数器的级联及大容量N进制计数器的实现方法，教学过程：一、十进制计数器

1、同步十进制加法计数器

2、异步十进制加法计数器

3、集成十进制计数器（1）同步十进制加法计数器74160

（2）二五十进制异步计数器74290

二、集成计数器应用

1、计数器级联（1）、同步级联（2）、异步级联（3）、以计数器输出端做为进位/借位输出进行级联

2、用M进制集成计数器构成N进制计数器（1）N<M

（2）N>M第五十六页，共一百一十九页，2022年，8月28日56二、非二进制计数器N进制计数器又称模N计数器。当N=2n时，就是前面讨论的n位二进制计数器；当N≠2n时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。第五十七页，共一百一十九页，2022年，8月28日571．8421BCD码同步十进制加法计数器用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。（1）写出驱动方程：第五十八页，共一百一十九页，2022年，8月28日58然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：（2）转换成次态方程：先写出JK触发器的特性方程:第五十九页，共一百一十九页，2022年，8月28日59（3）作状态转换表。

设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表如表所示。第六十页，共一百一十九页，2022年，8月28日60（4）作状态图及时序图。第六十一页，共一百一十九页，2022年，8月28日61（5）检查电路能否自启动

用同样的分析的方法分别求出6种无效状态下的次态，得到完整的状态转换图。可见，该计数器能够自启动。

由于电路中有4个触发器，它们的状态组合共有16种。而在8421BCD码计数器中只用了10种，称为有效状态。其余6种状态称为无效状态。

当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具有自启动能力。第六十二页，共一百一十九页，2022年，8月28日622．8421BCD码异步十进制加法计数器CP2=Q1

（当FF1的Q1由1→0时，Q2才可能改变状态。）用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：（1）写出各逻辑方程式。①时钟方程：

CP0=CP

（时钟脉冲源的下降沿触发。）CP1=Q0

（当FF0的Q0由1→0时，Q1才可能改变状态。)CP3=Q0

（当FF0的Q0由1→0时，Q3才可能改变状态)第六十三页，共一百一十九页，2022年，8月28日63②各触发器的驱动方程：第六十四页，共一百一十九页，2022年，8月28日64（2）将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：（CP由1→0时此式有效）（Q0由1→0时此式有效）（Q1由1→0时此式有效）

（Q0由1→0时此式有效）

第六十五页，共一百一十九页，2022年，8月28日65（3）作状态转换表。设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。第六十六页，共一百一十九页，2022年，8月28日663．十进制集成计数器举例（1）8421BCD码同步加法计数器74160第六十七页，共一百一十九页，2022年，8月28日67①异步清零。74161具有以下功能：③计数。②同步并行预置数。RCO为进位输出端。④保持。第六十八页，共一百一十九页，2022年，8月28日68（2）二—五—十进制异步加法计数器74290二进制计数器的时钟输入端为CP1，输出端为Q0；五进制计数器的时钟输入端为CP2，输出端为Q1、Q2、Q3。74290包含一个独立的1位二进制计数器和一个独立的异步五进制计数器。如果将Q0与CP2相连，CP1作时钟脉冲输入端，Q0～Q3作输出端，则为8421BCD码十进制计数器。RQC1C1RQ∧C11KCPR1K1J1J∧1J1J∧1KQ1KRC1Q∧&&SS&3Q0Q1QQ220(1)R0(2)R9(1)R9(2)1CPR第六十九页，共一百一十九页，2022年，8月28日69

74290的功能：

①异步清零。

③计数。

②异步置数（置9）。第七十页，共一百一十九页，2022年，8月28日70三、集成计数器的应用（1）同步级联例：用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为16×16=256。1．计数器的级联第七十一页，共一百一十九页，2022年，8月28日71（2）异步级联

例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。第七十二页，共一百一十九页，2022年，8月28日72（3）用计数器的输出端作进位/借位端

有的集成计数器没有进位/借位输出端，这时可根据具体情况，用计数器的输出信号Q3、Q2、Q1、Q

产生一个进位/借位。例：如用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。(模为10×10=100)3Q2Q1Q0Q74290(1)∧∧CP1CP2R0(2)R0(1)R9(1)9(2)RQ0∧Q12QQ374290(2)∧CP1CP20(2)RR0(1)9(1)RR9(2)计数脉冲置数脉冲清零脉冲个位输出十位输出01Q2QQ3Q01Q2QQ3Q第七十三页，共一百一十九页，2022年，8月28日73第二十二讲任意进制计数器；顺序脉冲发生器；序列信号发生器课题：任意进制计数器；顺序脉冲发生器；序列信号发生器课时安排：２重点：N进制计数器的获得难点：用异步清零和异步置数法构成N进制计数器时的过渡状态教学目标：使同学掌握MSI计数器的级联及大容量N进制计数器的实现方法，初步理解用MSI进行时序逻辑电路的设计;了解顺序脉冲发生器；了解序列信号发生器教学过程：一、用M进制集成计数器构成N进制计数器

1、N<M

（1）清零法（2）置数法

2、N>M

（1）用整体清零法或置数法（2）乘数法二、顺序脉冲发生器

1、移位型脉冲计数器

2、计数器加译码器三、序列信号发生器第七十四页，共一百一十九页，2022年，8月28日742．组成任意进制计数器（1）异步清零法异步清零法适用于具有异步清零端的集成计数器。例：用集成计数器74160和与非门组成的6进制计数器。第七十五页，共一百一十九页，2022年，8月28日75（2）同步清零法同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器74163和与非门组成的6进制计数器。第七十六页，共一百一十九页，2022年，8月28日76（3）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器74191和与非门组成的余3码10进制计数器。第七十七页，共一百一十九页，2022年，8月28日77（4）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。例：用集成计数器74160和与非门组成的7进制计数器。第七十八页，共一百一十九页，2022年，8月28日78例

用74160组成48进制计数器。先将两芯片采用同步级联方式连接成100进制计数器，然后再用异步清零法组成了48进制计数器。解：因为N＝48，而74160为模10计数器，所以要用两片74160构成此计数器。第七十九页，共一百一十九页，2022年，8月28日793．组成分频器前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。解：因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片（4）的Q2输出即可。例

某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。第八十页，共一百一十九页，2022年，8月28日804．组成序列信号发生器序列信号——在时钟脉冲作用下产生的一串周期性的二进制信号。例：用74161及门电路构成序列信号发生器。其中74161与G1构成了一个模5计数器。，因此，这是一个01010序列信号发生器，序列长度P=5。第八十一页，共一百一十九页，2022年，8月28日81例

试用计数器74161和数据选择器设计一个01100011序列发生器。解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图所示。第八十二页，共一百一十九页，2022年，8月28日825．组成脉冲分配器第八十三页，共一百一十九页，2022年，8月28日83§5.4计数器的设计计数器的设计方法很多，大抵可分为两类：一是根据要求用触发器构成，再就是利用具有特定功能的中规模集成组件适当连接而成。5.4.1利用触发器设计某计数电路举例说明其设计步骤。例：数字控制装置中常用的步进电动机有A、B、C三个绕组。电动机运行时要求三个绕组以AABBBCCCA再回到A的顺序循环通电，试设计一个电路实现之。第八十四页，共一百一十九页，2022年，8月28日84设计步骤(分7步)如下：(1)根据任务要求，确定计数器的模数和所需的触发器个数。本任务所需计数器的模数为6，所以触发器的个数为3。(2)确定触发器的类型。最常用的触发器有D触发器和JK触发器，本任务中选用JK触发器。001011010110100101(3)列写状态转换表或转换图。用三个触发器的输出端QA、QB、QC分别控制电动机的三个绕组A、B、C，并以“1”表示通电，“0”表示不通电。以QCQBQA为序排列：第八十五页，共一百一十九页，2022年，8月28日85(4)根据所选触发器的激励表，确定各个触发器在状态转换时对控制端的电平要求。JKQnQn+1JK触发器的功能表

0000

0011

0100

0110

1001

1011

1101

1110Q

n

Qn+1

JKJK触发器的驱动表000X011X10X111X0注意：“X”表示可“0”可“1”。第八十六页，共一百一十九页，2022年，8月28日86

QCQBQAQCQBQAJCKCJBKBJAKA

原状态下状态对各控制端的电平要求,,,

0010110X1XX0

0110100XX0X1

0101101XX00X

110100X0X10X

100101X00X1X

101001X10XX0步进电动机绕组通电激励表(5)写出各个控制端的逻辑表达式。JC=QAKC=QA

JB=QCKB=QC

JA=QBKA=QB

第八十七页，共一百一十九页，2022年，8月28日87RDQCQCJCKCQBQBJBKBJAQAQAKARDSD预置数计数脉冲CP(6)画出计数器的逻辑电路图。(7)检验该计数电路能否自动启动。本计数电路有三个触发器，可有八个状态组合，可是只用去六个，尚有两个未利用，因此需要检验一下，若不能自行启动要进行修改。第八十八页，共一百一十九页，2022年，8月28日885.4.2利用集成功能组件设计计数电路一、中规模计数器组件介绍及其应用1.二-五-十进制计数器74LS9074LS90内部含有两个独立的计数电路：一个是模2计数器(CPA为其时钟，QA为其输出端)，另一个是模5计数器(CPB为其时钟，QDQCQB为其输出端)。外部时钟CP是先送到CPA还是先送到CPB，在QDQCQBQA这四个输出端会形成不同的码制。(1)74LS90的结构和工作原理简介第八十九页，共一百一十九页，2022年，8月28日89QCQAJKQBJKJKQDQDJKCPACPBR0(1)R0(2)R9(2)R9(1)QAQBQCQD74LS90原理电路图第九十页，共一百一十九页，2022年，8月28日90CPACPBR0(1)R0(2)R9(2)R9(1)NCNCVCCQAQDQBQCGND1234567141312111098QAQDQBQCR9(2)R9(1)R0(2)R0(1)CPBCPA74LS9074LS90管脚分布图第九十一页，共一百一十九页，2022年，8月28日91CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90R0(1)R0(2)R9(1)R9(2)QDQCQBQA

XX111001

110X0000

11X00000

0X0X

0XX0

X00X

X0X0计数状态74LS90功能表归纳：1.74LS90在“计数状态”或“清零状态”时，均要求R9(1)和R9(2)中至少有一个必须为“0”。2.只有在R0(1)和R0(2)同时为“1”时，它才进入“清零状态”；否则它必定处于“计数状态”。第九十二页，共一百一十九页，2022年，8月28日92情况一：计数时钟先进入CPA时的计数编码。CPACPCPBQBQDQCQA25QDQCQB

000001010011100QDQCQBCPBQA

0000

0001

0010

0011

0100

0101

0110

0111

1000

1001

0000结论：上述连接方式形成

8421

码。QDQCQBCPBQA

00000

00011

00102

00113

01004

01015

01106

01117

10008

10019

00000十进制数第九十三页，共一百一十九页，2022年，8月28日93情况二：计数时钟先进入CPB时的计数编码。CPACPQA2CPBQBQDQC5QDQCQB

000001010011100结论：上述连接方式形成5421

码。

0000QAQDQCQBCPA

0001

0010

0011

0100

1000

1001

1010

1011

1100

0

0

00

00000QAQDQCQBCPA

00011

00102

00113

01004

10005

10016

10107

10118

11009

0

0

000

十进制数第九十四页，共一百一十九页，2022年，8月28日94例1：构成BCD码六进制计数器。CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90方法：令R0(1)=QB，

R0(2)=QCCP(2)74LS90的应用QDQCQBQA00000000110010200113010040101501100000第九十五页，共一百一十九页，2022年，8月28日95CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP讨论：下述接法行不行?错在何处?注意：输出端不可相互短路！！CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP&第九十六页，共一百一十九页，2022年，8月28日96例2：用两片74LS90构成36进制8421码计数器。QDQCQBQA

00000

00011

00102

00113

01004

01015

01106

01117

10008

10019

00000

十进制数问题分析：从右面的状态转换表中可以看到：个位片的QD可以给十位片提供计数脉冲信号。1.如何解决片间进位问题？2.如何满足“36进制”的要求？当出现(00110110—36)状态时，个位十位同时清零。第九十七页，共一百一十九页，2022年，8月28日97CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90(十位)CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90(个位)&&CP用两片74LS90构成36进制8421码计数器第九十八页，共一百一十九页，2022年，8月28日98例3：用74LS90构成

5421

码的六进制计数器。

00000QAQDQCQB

00011

00102

00113

01004

10005

10016

10107

10118

11009

00

000

十进制数至此结束在此状态下清零异步清零，此状态出现时间极短，不能计入计数循环。CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲第九十九页，共一百一十九页，2022年，8月28日998421码制下：在QDQCQBQA

＝0110时清零同为六进制计数器，两种码制不同接法的比较：5421码制下：在QAQDQCQB

＝1001时清零CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲第一百页，共一百一十九页，2022年，8月28日1002.四位二进制同步计数器74LS163前面所讲述的74LS90其清零方式通常称为“异步清零”，即只要Q0(1)=Q0(2)=1，不管有无时钟信号，输出端立即为0；而且它的计数方式是异步的，即CP不是同时送到每个触发器。下面将要讲述的74LS163，不但计数方式是同步的，而且它的清零方式也是同步的：即使控制端CLR＝0，清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够变为现实。这就是“同步清零”的含义。第一百零一页，共一百一十九页，2022年，8月28日10116151413121110123456789QAQDQDQCQBQAQBQCVCCTTPPCPAABBCCDDCLRLOADENABLERC串行进位输出允许允许GND时钟清除输出数据输入置入74LS16374LS163管脚图(1)74LS163的介绍第一百零二页，共一百一十九页，2022年，8月28日102TPRCABCDQBQCQDQALOADCLR74LS16374LS163功能表1111计数0111X保持1011X保持(RC=0)

XX01并行输入XXX0清零PTLOADCLRCP功能

第一百零三页，共一百一十九页，2022年，8月28日103清除置入ABCD时钟允许P允许TQAQBQCQD串行进位输出输出数据输入第一百零四页，共一百一十九页，2022年，8月28日104例1：用一片74LS163构成六进制计数器。QDQCQBQA000000010010001101000101六个稳态准备清零：使CLR＝0TPRCABCDQBQCQDQALOADCLR74LS163&+5VCP(2)74LS163的应用第一百零五页，共一百一十九页，2022年，8月28日105在QDQCQBQA

＝0110时立即清零。比较用74LS90与用74LS163构成六进制计数器:在QDQCQBQA

＝0101时准备清零。TPRCABCDQBQCQDQALOADCLR74LS163&+5VCPCPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲第一百零六页，共一百一十九页，2022年，8月28日106例2：用74LS163构成二十四进制计数器。(1).需要两片74LS163；(2).为了提高运算速度，使用同步计数方式。TPRCABCDQBQCQDQALOADCLR74LS163TPRCABCDQBQCQDQALOADCLR74LS163+5V+5V,,,,CPCLR应该在QDQCQBQAQDQCQBQA＝00010111时准备清零。,,,,

QDQCQBQAQDQCQBQA,,,,CLR=第一百零七页，共一百一十九页，2022年，8月28日107§5.5计数器的应用举例例1：数字频率计原理电路的设计。清零计数1秒钟显示第一百零八页，共一百一十九页，2022年，8月28日108译码显示74LS907420Q1Q1D1Q0Q0D0Q2D2+5V手动自动ux手动清零CPR0(1)R0(2)CPA数字频率计原理图1Hz!计数器：用于确定清零、计数、显示的时间。根据计数器的状态确定何时清零、何时计数、何时显示。被测信号第一百零九页，共一百一十九页，2022年，8月28日109Q2Q1Q0=001、101时：ux作为CPA被送入计数器进行计数1.计数显示部分1110译码显示74LS907420Q1Q1D1Q0Q0D0Q2D2+5V手动自动ux手动清零CPR