电子测量的课程设计

PAGE 数字钟的设计PAGEPAGE7目录1.总述……………..………32.数字钟的设计原理………………...…43.部分电路的设计…….……53.1震荡器电路………………….……..53.2计数器的设计……...63.3译码显示电路…………….………..73.4校时电路…………...74.总体电路图设计………...……………85.安装与调试……………...…….………96.主要应用器材…………97.心得体会……9参考文献……...…………..10数字钟的设计总述随着电子技术飞速的发展，越来越多的电子产品应运而生，慢慢的简单、精确、微小，一步一步接近于高新技术。电子产品的不断发展和更新变化使现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，，因此在许多电子设备中被广泛使用。电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、校正作用。走时准确、显示直观、精度、稳定等优点。电路装置十分小巧,安装使用也方便。同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱本次设计以数字电子为主，分别对1S时钟信号源、秒计时显示、分计时显示、小时计时显示、整点报时及校时电路进行设计，然后将它们组合，来完成时、分、秒的显示并且有整点报时和走时校准的功能。并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。电路主要使用集成计数器，例如74ls48、74ls90、NE555，例如74ls48，LED数码管及各种门电路和基本的触发器等，电路使用USB供电，很适合在日常生活中使用。数字钟已成为人们日常生活中不可少的必需品，给人们的生活，学习，工作带来极大的方便。本文介绍的数字钟是一种利用数字电路来显示时、分、秒的装置，与传统的机械钟相比，它具有走时准确，性能稳定，显示直观，无机械转动装置等特点。二、数字钟的设计原理数字钟实际上是一个对标准频率进行计数的计数电路，由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。构成方框图如下：时显示器秒显示器分显示器时显示器秒显示器分显示器时译码器秒译码器分译码器时译码器秒译码器分译码器时计数器秒计数器分计数器 时计数器秒计数器分计数器校时电路校时电路振荡器振荡器图1我们可以从图中得知,数字钟电路主要由震荡器、校时电路、时分秒计数器、译码显示器构成。它们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，送入秒计数器，秒计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为分计数器的脉冲信号，分计数器也采用60进制计数器，每累计60分钟发出一个“时脉冲”信号，该信号将被送到时计数器，时计数器采用12进制计数器。译码显示电路将时、分、秒计数器的输出状态送到七段译码显示器，通过六位LED七段显示器显示出来。校时电路用来对时、分显示数字进行调整。三、部分电路的设计1．震荡器电路震荡器电路是数字钟的核心，主要用来产生时间标准信号，数字钟的精度，主要取决于时间标准信号的频率及稳定度。一般来说，震荡器的频率越高，计时精度越高。通常采用石英晶体震荡器经过分频得到这一信号，也可采用由门电路或555定时器构成的多谐震荡器作为时间标准信号源。本设计方案采用的是集成电路定时器555与RC组成的多谐震荡器，如下图所示：图2接通电源后，电容C1被充电，Vc1上升，当Vc1上升到2/3Vcc时，触发器被复位，同时放电BJTT导通，此时Vo为低电平，电容C1通过R和T放电，使Vc1下降。当Vc1下降到1/3Vcc时，触发器又被复位，Vo翻转为高电平，电容C1放电所需要的时间为：t1=RC1ln2=0.7R1C1当C1放电结束是，T截止，Vcc将通过R1，R2向电容器C1冲电，Vcc由1/3Vcc上升到2/3Vcc所需要的时间为：t2=(R1+R2)C1ln2=0.7(2R1+R2)C1当Vc上升到2/3Vcc是，触发器又发生翻转。如此周而复始，在输出端就得到一个周期性的方波，其频率为：f=1/(t1+t2)=1.43/(2R1+R2)C1这里设震荡频率f=1Hz。2．计数器的设计有了时间标准“秒”信号后，就可以根据设计要求设定时、分、秒计数器：分和秒计数器都采用60进制计数器，计数规律均为00，01，0258，59，00，01，这里均选用十进制计数器74LS90。74LS90有两个置零度端，通过与输出信号连接得到任意小于十进制的计数器。例如六进制计数器。然后与十进制计数器级联可得到六十进制计数器。小时计数器是一个“23翻0”的特殊计数器，即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲，数字钟自动显示为00时00分00秒。通过两个十进制计数器的级联构成一个一百进制的计数器。然后通过输出控制可得到二十四进制计数器。把第一个计数器的Qb和第二个计数器的Qc连接到两个置零度端，并且两个芯片的置零度端连接，这样计数器到二十四时计数器就清零，就得到二十四进制计数器。图360进制计数电路图424进制计数电路3．译码显示电路译码和数码显示电路是将数字钟和计时状态直观清晰地放映出来，被人们的视觉器官所接受，它的任务就是将计数器输出的8421BCD码译成数码器显示所需要的高低电平。这里所选用的译码器就是常用的BCD译码/驱动器74LS48，其中A1、A2、A3、A4与计数器的四个输出端按设计要求相连或接地，a、b、c、d、e、f、g则与七段数码显示器对应端相连。具体电路图见总图部分。图54．校时电路校时电路是在刚接通电源或钟表走时出现误差时进行时间校准，本电路只对分和秒进行校准。校时电路要求各种校准必须互不影响，即在小时校正时不影响分和秒的正常计数；在分校正时不影响小时和秒的正常计数。校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数，“慢校时”是手动产生单脉冲作为校时脉冲。具体电路如下图所示：其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可进行“慢校时”图6四、总体电路图设计根据设计原理方框图将各部分电路连接起来则构成了总体电路图，如下图所示：图7五、安装与调试由数字钟系统的原理方框图按照信号的流向分级安装，逐级级联，级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加退耦滤波电容，通常用几十微法的大电容与0.01uF的小电容相并联。经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。在焊接过程中由于万用版的面积小了，所以我采用了大量的杜邦线连接。而且焊接的也太密集，以后我们要汲取这个教训。在测试555多谐震荡器时，实际产生的脉冲与理论上的有一些出入。而且考虑到元件本身精度的问题。我们为了简单起见没有接电位器，而是采用实验获得参数的办法。同