数字电子技术基础第五版期末复习题

经典word整理文档，仅参考，双击此处可删除页眉页脚。本资料属于网络整理，如有侵权，请联系删除，谢谢！复习题1．下列各式中哪个是四变量A、、、D的最小项（）a．A′＋B′＋Cb．AB′C．d．ACD2．组合逻辑电路的分析是指（a．已知逻辑要求，求解逻辑表达式并画逻辑图的过程3．正逻辑是指（b．已知逻辑要求，列真值表的过程c．已知逻辑图，求解逻辑功能的过程a．高电平用“1”“0”表示4．寄存器、计数器属于（b．高电平用“0”表示，低电平用“1”表示．高电平、低电平均用“1”或“0”表示a．组合逻辑电路b．时序逻辑电路．数模转换电路5．全加器是指（）的二进制加法器。a．两个同位的二进制数相加b．两个二进制数相加c．两个同位的二进制数及来自低位的进位三者相加6．4选1数据选择器的输出表达式Y＝A′A′D＋A′AD＋AA′D＋AAD，若用该数据选择器实现Y＝A′，则D～D的取值为（100101102103103a．D＝D1，DD＝0b．D＝D＝0，D＝D＝1．D＝D＝D＝D10123031201237．JK触发器用做触发器时，输入端J、K的正确接法是（a．J＝Kb．J=K＝0c．J＝K＝18．按触发信号触发方式的不同来分，触发器有（a．SR、JK、D、T、T′五类b．TTL、CMOS两类9．经过有限个CLK，可由任意一个无效状态进入有效状态的计数器是（）自启动的计数器。a．不能b．能．不一定能10．在二进制算术运算中1+1=（a．1b．0．211．3线—8线译码器处于译码状态时，当输入AAA=001时，输出Y~Y=（．电平触发、脉冲触发、边沿触发三类70210a．b．10111111．12．时序电路输出状态的改变（a．仅与该时刻输入信号的状态有关b．仅与时序电路的原状态有关．与a、b皆有关13．已知F＝＋CD)′，可以确定使F＝0的情况是（a．A＝0，＝1b．＝1，＝1c．＝1，D＝014．一只四输入端与非门，使其输出为0的输入变量取值组合有（）种。a．15b．8c．7d．115．T触发器，在T=1时，加上时钟脉冲，则触发器（a．保持原态b．置0．置1d．翻转16．采用集电极开路的OC门主要解决了（d．＝1，D＝1a．TTL门不能相“与”的问题b．TTL门的输出端不能“线与”的问题．TTL门的输出端不能相“或”的问题．D/A转换器能够将数字信号转变成（a．正弦信号b．数字信号．模拟信号18．电路如图所示，这是由555）a．多谐振荡器b．单稳态触．施密特触发器19．多谐振荡器可产生()a．正弦波b．矩形脉冲．三角波功能20．随机存取存储器具有(a．读/写b．只读．只写1．已知Y=A(B+C)+CD，则Y′=________。2．完成数制间的转换：(FA)=()=（）8421BCD。1623．二进制加法计数器从0计数到十进制数25时，需要_____个触发器构成，有_____个无效状态。4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。5．______________________是衡量A/D转换器和D/A转换器性能优劣的主要标志。1．+A′B(公式法)(＋(卡诺图法)2．F(A,B,C,D)＝md3．F＝ABC+ABD+C′D′+AB′C+A′CD′+AC′D(卡诺图法)4．F=AB′CD+ABD+AC′D(公式法)1．写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。2．在下图所示边沿D触发器中，已知CLK、D的波形，试画出Q、Q′的波形，设触发器的初始状态为0。3．用与非门设计四人表决电路，当四人中有三人或三人以上赞成时表示通过，其余情况时表示否决。。4．分析下图所示电路的逻辑功能（设初始状态为000）(1)．驱动方程(2)．状态方程：(3)．输出方程：(4)．状态转换表：(5)．状态转换图(6)．电路功能：。5．用二进制计数器74LS161及适当门电路构成六进制计数器画出状态转换图及逻辑连线图（设初始状态为0000）附：部分答案一.选择题：1.c2.c3.a4.b5.c6.a7.c8.c9.b10.b11.c12.b13.d15.d16.b17.c18.b19.b20.a二.填空题：1.Y′=(A′+B′C′)(C′+D′)=A′C′+B′C′+A′D′2.4.双极型MOS型5.转换精度三.化简：（每题4分，共16分）四.分析与设计：03.56转换速度1.解：功能:同或或检偶电路(2分)2.解：3.解：)4.：(6).电路功能：它是一个同步的五进制的可以自启动的加法计数器。5：1．下列各式中哪个是三变量A、、C的最小项（）a．A′＋B′＋C2．组合逻辑电路的设计是指（a．已知逻辑要求，求解逻辑表达式并画逻辑图的过程3．当TTL与非门的输入端通过一个小于700欧姆的电阻接地时相当于输入为（a．逻辑1b．逻辑0．不确定4．在二进制的逻辑运算中，1+1＝（a．0b．1c．25．半加器是指（）的二进制加法器。a．两个同位的二进制数相加b．两个二进制数相加b．A＋AB′C．ABC′b．已知逻辑要求，列真值表的过程c．已知逻辑图，求解逻辑功能的过程c．两个同位的二进制数及来自低位的进位三者相加6．4选1数据选择器的输出表达式Y＝A′A′D＋A′AD＋AA′D＋AAD，若用该数据选择器实现Y＝A，则D～D的取值为（100101102103103a．D＝D1，DD＝0b．D＝D＝0，D＝D＝1．D＝D＝0D＝D＝10123031201237．JK触发器的特性方程是（a．Q＝＋J′Qb．Q＝J′Q′＋KQ．Q＝JQ′＋K′Q***8．D触发器用做T′触发器时，输入端D的正确接法是（a．D＝Qb．D=Q′c．D＝19．按逻辑功能的不同来分，触发器有（a．SR、JK、D、T、T′五类b．TTL、CMOS两类10．一个四位二进制的加法计数器，由0000状态开始，经过28个时钟脉冲后，此计数器的状态为（a．1011b1100．110111．不属于时序逻辑电路的是（a．寄存器b．编码器．计数器12．3线—8线译码器处于译码状态时，当输入AAA=101时，输出Y~Y=（．电平触发、脉冲触发、边沿触发三类70210a．b．10111111．13．时序电路输出状态的改变（a．仅与该时刻输入信号的状态有关b．仅与时序电路的原状态有关．与a、b皆有关14．已知F＝＋CD)′，可以确定使F＝0的情况是（a．A＝0，＝1b．＝1，＝1c．＝1，D＝015．一只四输入端与非门，使其输出为1的输入变量取值组合有（）种。a．15b．8c．7d．116．采用集电极开路的OC门主要解决了（d．＝1，D＝1a．TTL门不能相“与”的问题b．TTL门的输出端不能“线与”的问题．TTL门的输出端不能相“或”的问题．A/D转换器能够将模拟信号转变成（a．正弦信号b．数字信号．模拟信号18．电路如图所示，这是由555）a．多谐振荡器b．单稳态触．施密特触发器19．多谐振荡器可产生()a．正弦波b．矩形脉冲．三角波功能20．随机存取存储器具有(写1．已知Y=((AB′+C)′+D)′+C，则Y′=________。2．完成数制间的转换：(A8)=()=（）8421BCD。1623．二进制加法计数器从0计数到十进制24时，需要_____个触发器构成，有_____个无效状态。4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。5．______________________是衡量A/D转换器和D/A转换器性能优劣的主要标志。1．F(A,B,C,D)＝(卡诺图法)m(＋(卡诺图法)2．F(A,B,C,D)＝md3．F＝AB′CD+ABD+AC′D(公式法)4．F=AC′+ABC+ACD′+CD(公式法)1．写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。2．在下图所示边沿JK触发器中，已知CLK、J、K的波形，试画出Q、Q′的波形，设触发器的初始状态为0。3．用8选1数据选择器74HC151产生逻辑函数Z＝AC′D＋A′B′CD＋＋BC′D′。。4．用二进制计数器74LS161及适当门电路构成十一进制计数器画出状态转换图及逻辑连线图（设初始状态为0000）。5．分析下图所示电路的逻辑功能（设初始状态为000）(1)．驱动方程：(2)．状态方程、(3)．输出方程：(4)．状态转换表：(5)．状态转换图：(6)．电路功能附：部分答案选择题：1.c2.a3.b4.b5.a6.c7.c8.b9.a10.b11.b12.a13.c15.a16.b17.b18.b19.b20.a二.填空题：每题2分，共10分)1.Y′=(((A′+B)C′)′D′)2.03.574.双极型MOS型5.转换精度三.化简：转换速度四.分析与设计：1.功能:同或或检偶电路2.3.解：4.解：5.解：(6)说明这个电路的逻辑功能：这个电路是一个可控计数器。当A＝0QQ的数值从00到11A＝1时，是一个减法计21数器，在时钟信号连续作用下，QQ的数值从11到00递减。21选择题：1．下列各式中哪个是四变量A、、、D的最小项（）a．A′＋B′＋＋Db．AB′C．ABDd．AB′CD2．组合逻辑电路的设计是指（a．已知逻辑要求，求解逻辑表达式并画逻辑图的过程3．负逻辑是指（b．已知逻辑要求，列真值表的过程c．已知逻辑图，求解逻辑功能的过程a．高电平用“1”“0”表示4．寄存器属于（b．高电平用“0”表示，低电平用“1”表示．高电平、低电平均用“1”或“0”表示a．时序逻辑电路b．组合逻辑电路．数模转换电路5．半加器是指（）的二进制加法器。a．两个同位的二进制数相加b．两个二进制数相加c．两个同位的二进制数及来自低位的进位三者相加6．4选1数据选择器的输出表达式Y＝A′A′D＋A′AD＋AA′D＋AAD，若用该数据选择器实现Y＝A′，则D～D的取值为（100101102103103a．D＝D1，DD＝0b．D＝D＝0，D＝D＝1．D＝D＝D＝D10123031201237．D触发器的特性方程是（a．Q＝DQ′b．Q＝DQ．Q＝D***8．JK触发器用做T触发器时，输入端J、K的正确接法是（a．J＝K=Tb．J=K＝0．J＝K＝19．按触发器逻辑功能的不同来分，触发器有（a．SR、JK、D、T、T′五类b．TTL、CMOS两类10．TTL与非门悬空时相当于输入为（．电平触发、脉冲触发、边沿触发三类a．逻辑111．多谐振荡器能产生（a．正弦波b．脉冲波b．逻辑0c．不能确定．三角波12．三位二进制译码器，其输出端共有（a．4b．3．813．一个四位二进制的加法计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为（a．1000b1001．101014．在二进制的逻辑运算中，1+1＝（a．0b．1c．215．一只三输入端与非门，使其输出为0的输入变量取值组合有（）种。a．15b．8．7d．116．下列说法不正确的是（a．编码器是组合逻辑电路b．单稳态触发器有两个稳定状态．计数器是组合逻辑电路d．寄存器是时序逻辑电路．采用集电极开路的OC门主要解决了（a．TTL门不能相“与”的问题b．TTL门的输出端不能“线与”的问题．TTL门的输出端不能相“或”的问题18．A/D转换器能够将模拟信号转变成（a．正弦信号b．数字信号．模拟信号d．脉冲信号19．电路如图所示，这是由555）a．多谐振荡器b．单稳态触发器b．施密特触发器20．随机存取存储器具有(功能a．读/写b．只读．只写1．已知Y=AB+(C+D)′，则Y=________。D2．完成数制间的转换：(AF)=()=（）8421BCD。1623．二进制加法计数器从0计数到十进制数27时，需要_____个触发器构成，有_____个无效状态。4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。5．______________________是衡量A/D转换器和D/A转换器性能优劣的主要标志。1．F(A,B,C,D)＝(卡诺图法)m(＋(卡诺图法)2．F(A,B,C,D)＝md3．+A′B(公式法)4．F=AC′+ABC+ACD′+CD(公式法)1．写出右图所示电路输出信号Y、Y的逻辑表达式，列出真值表，并说明电路完成什么逻辑功能。12CC2．在下图所示边沿T触发器中，已知CLK、T的波形，试画出、Q′的波形，设触发器的初始状态为0。（8分）3．用二进制译码器74LS138三人表决电路。。4．用二进制计数器74LS161及适当门电路构成九进制计数器画出状态转换图及逻辑连线图（设初始状态为0000）5．分析下图所示电路的逻辑功能设初始状态为000)。(1)．驱动方程(2)．状态方程：(3)．状态转换表：(4)．状态转换表(5)．状态转换图：(6)．说明这个电路的逻辑功能附：部分答案一.选择题：每题分，共30分)1.d2.a12.c3.b13.b4.a5.a6.a15.d7.c8.a17.b9.a10.a11.b14.b16.c18.b19.b20.a二.填空题：每题2分，共10分)1.Y=(A+B).(CD)′D2.13.544.双极型MOS型5.转换精度转换速度三.化简：（每题4分，共16分）四.44分）1.电路功能为:完成全加器的逻辑功能，A、B分别是加数和被加数，C是来自低位的进位，Y是和，Y是向高位的进位。122.3.解：4.解：十一进制计数器，状态从00001010共11个有效状态5.解：(6)逻辑功能：这个电路是一个同步的能自启动的七进制的加法计数器。A）A.码C）C若是(C)83B）5.一个6位二进制数能表示最大的十进制数是D）.64将(C位码(CA53BCDC）CACACB（AA)CD(C165A。A01A)(01FF与FD）1212A.(C)(AB(ABB．==4(B)1234DB）ABCABCDA'BCAB'C'D'(AB)（A）AB'ABA'BBA)(ABC01下列函数中等于A的是(D)+1’+A’+ABD.（A+B）14.在逻辑代数的加法运算中：1+1=(A)B.2指出下列说法那一个不是组合逻辑函数的表示方法是(C)A.真值表卡诺图逻辑表达式状态图和时序波形图16.二输入异或门的逻辑函数表达式为((A,B)=AB(A,B)=AB(A,B)=A+BB)(A,B)=(AB)’(D)1(D)0A1AADCD）′CD）′0B）BC）C）1A1CAA0DC38B3B34:当(A.01())A.）()UOHminUOHmaxUILminU-U将(A.6.UUUmin=Umin=U)）A.A.）））A.））A.）A.）A.）V/0V/0DD2V。（）（）门（）:A.A.与B）()位43())个个8个个(A.D.1AA用四选一数据选择器实现函数Y=AA，应使（）100=D=0，D=D=1=D=1，D=D=0213213=D=0，D=D=1=D=1，D=D=01231234AB()((AAA)21070Y~Y)(个8个个AAA)个21070Y~Y)3（）DD35~Y时，输出Y（）ag）和,B,S,A,BS,BS,和和半加器的求和的逻辑关系是（）A.与非或非与或非D.异或18.优先编码器74LS148输入为—，输出为、、。当使能输入，,时，输出应为（）B.01019.显示译码器7448灯测试输入脚LT’=0执行的功能是（）A.全部点亮全部熄灭逐个点亮D.熄灭掉该位的020.在下列逻辑电路中，不是组合逻辑电路的有（）A.译码器数据选择器计数器数值比较器21.）A.22.）A.）A.）A.0）23.24.25.A.0）A.用）026.27.28.29.C用8选1）C用4片）线线用4片）线线线线线线30.31.32.（33.34.335.836.3868选1132用37.1A和BA>B）。AB()ABAB38.1A和BA<B）。BAB(AB)39.1A和BA=BY。A=B）（BAB(AB)40.4选1813241.在83中，扩展端YEX:)））TT）TD)C在011100(A.)）D)置0置1）*K'Q'*J'Q'*JQK'Q*J'QA.D））D'D'D'，13.由于R-S触发器有（A.0、11、1、114.下列触发器中只有计数功能的是（个稳态，因此它可记录（位二进制码。若存储一字节二进制信息，需要（个触发器。、2、2、2、1）触发器触发器触发器触发器15.下列说法正确的是：（）A.编码器是时序逻辑电路计数器是时序逻辑电路单稳态触发器有两个稳定状态寄存器是组合逻辑电路16.）T）TTLT18.）TTLT19.20.（）21.D（）*=D’22.4）23.D触发器转换成T)Q24.DTQDTQTQ(置0置126.0823124828.(置0置129.T01)Q1*（QQQ130.T*（Q01Q(个(2N()A.(1()()C4())4(C在QQQQ（DCBAC在QQQQ（DCBA8RQQQQ（DDCBA13.在用SSI设计六进制加法计数器中，最少需要（B.3个触发器.14.将驱动方程代入触发器特性方程，直接得到的是A.状态方程15.时序图状态转换图D.状态转换表））A.）A.）A.）））17.18.)C(567524:(写写())0)C）5.若存储器的容量为4K8位，则地址代码应取（位B.106.）A.1次）A.）A.8的484的488的。191根19根9根9根:()与()()()的与阵列()()编程。12可编程，2_不可编程不可编程，2_可编程可编程，2_可编程和2均不可编程6.）A.7.）A.8.）A.9.10.（）:()()1V22V31．VV3CC