《数字逻辑电路》试题库2

经典word整理文档，仅参考，双击此处可删除页眉页脚。本资料属于网络整理，如有侵权，请联系删除，谢谢！一、1.5分，共30分）1．下列各式中哪个是四变量、、C、D的最小项？（）．A′＋B′＋Cb．C．C′Dd．ACD2．组合逻辑电路的分析是指（．已知逻辑要求，求解逻辑表达式并画逻辑图的过程．已知逻辑图，求解逻辑功能的过程3．正逻辑是指（b．已知逻辑要求，列真值表的过程．高电平用表示，低电平用“0”表示电平、低电平均用“1”或表示b．高电平用表示，低电平用“1”表示．高4．寄存器、计数器属于（．组合逻辑电路b．时序逻辑电路．数模转换电路5．全加器是指（）的二进制加法器。．两个同位的二进制数相加b．两个二进制数相加．两个同位的二进制数及来自低位的进位三者相加6．4选1数据选择器的输出表达式＝A′A′D＋A′AD＋AA′D＋AAD，若用该数据选择100101102103器实现＝A，则D～D的取值为（103．D＝D＝1，D＝D＝0b．D＝D＝0，D＝D＝1．D＝D＝D＝D＝10123031201237．JK触发器用做．＝K触发器时，输入端、K的正确接法是（T′b．J=K＝0．＝K＝18．按触发信号触发方式的不同来分，触发器有（．、JK、、、T′五类b．、CMOS两类．电平触发、脉冲触发、边沿触发三类9．经过有限个CLK，可由任意一个无效状态进入有效状态的计数器是（）自启动的计数器。．不能b．能．不一定能10．在二进制算术运算中1+1=（．1b．0．211．3线—8线译码器处于译码状态时，当输入AAA=001时，输出=（Y~Y72100．11101111b．10111111．1111110112．时序电路输出状态的改变（．仅与该时刻输入信号的状态有关b．仅与时序电路的原状态有关．与b皆有关13．已知F＝＋，可以确定使F＝0的情况是（．＝0，＝1b．＝1，C＝1c．C＝1，＝014．一只四输入端与非门，使其输出为0的输入变量取值组合有（）种。．15b．8c．7d．1d．＝1，＝115．T触发器，在T=1时，加上时钟脉冲，则触发器（．保持原态b．置0．置1d．.翻转16．采用集电极开路的OC门主要解决了（．TTL门不能相与的问题b．TTL门的输出端不能线与的问题．TTL门的输出端不能相或的问题17．D/A转换器能够将数字信号转变成（．正弦信号b．数字信号．模拟信号18．电路如图所示，这是由555）．多谐振荡器b．单稳态触．施密特触发器19．多谐振荡器可产生()a．正弦波b．矩形脉冲c．三角波功能20．随机存取存储器具有(a．读/写b．只读c．只写2分，共10分）1．已知，则Y=________。)=（2．完成数制间的转换：(FA)=(）。23．二进制加法计数器从0计数到十进制数25时，需要_____个触发器构成，有_____个无效状态。4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。5．___________和___________是衡量A/D转换器和D/A转换器性能优劣的主要标志。三、化简下列逻辑函数：（16分）1．′+A′B(公式法)(0,5,10)2．＝＋卡诺图法)(2,3,7,8,11,14)md3．F＝ABC+ABD+′′+B′C+AC′卡诺图法)4．F=ABD+ABD+ACD(公式法)四．分析与设计：（共44分）1．写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。（8分）2．在下图所示边沿D触发器中，已知CLK、D的波形，试画出QQ′的波形，设触发器的初始状态为0。（8分）3．用与非门设计四人表决电路，当四人中有三人或三人以上赞成时表示通过，其余情况时表示否决。（8分）。4．分析下图所示电路