微机原理-第6章-半导体存储器

第六章半导体存储器半导体存储器存储器与CPU的连接存储器的工作原理本章内容了解存储器的工作原理和外部特性驾驭微机中存储系统的结构学会利用现有的存储器芯片构成所需内存系统。学习目的6.1内存和外存

存储器是计算机系统中具有记忆功能的部件，它是由大量的记忆单元(或称基本的存储电路)组成的,用来存放用二进制数表示的程序和数据。记忆单元是一种能表示二进制“0”和“1”的状态并具有记忆功能的物理器件，如电容、双稳态电路等。一个记忆单元能够存储二进制的一位。由若干记忆单元组成一个存储单元、一个存储单元能存储一个字，字有4位、8位、16位等称之为字长，字长为8时，称一个字节。6.1内存和外存（续）事实上存储系统是快慢搭配，具有层次结构的速度快容量小速度慢容量大寄存器内部Cache外部Cache主存储器辅助存储器大容量辅助存储器图6.1微机存储系统的层次结构CPU6.1内存和外存（续）存储器操作：

读操作，非破坏性。

写操作，破坏性。存储器的职能：

信息交换中心。

数据仓库。6.1内存和外存（续）1.内存储器(内存或主存)

功能：存储当前运行所需的程序和数据。

特点：CPU可以直接访问并与其交换信

息，容量小，存取速度快。6.1内存和外存（续）2.外存储器(外存)

功能：存储当前不参加运行的程序和数据。

特点：CPU不能直接访问，配备专门设备才能进行交换信息，容量大，存取速度慢。6.1内存和外存（续）目前，存储器运用的存储介质有半导体器件，磁性材料，光盘等。一般把半导体存储器芯片作为内存。由于半导体存储器具有存取速度快、集成度高、体积小、功耗低、应用便利等优点，在此我们只探讨半导体存储器。6.1内存和外存（续）半导体存储器静态随机SRAM动态随机DRAM一次性编程PROM可擦除EPROM紫外光擦除UREPROM电擦除EEPROM读写存储器RAM只读存储器ROM双极型MOS掩膜ROM可编程ROM

半导体存储器分类6.2半导体存储器1.存储容量（存放二进制信息的总位数）存储容量=存储单元个数×每个存储单元的位数常用单位：MB、GB、TB其中：1kB=210B1M=210kB=220B1GB=210MB=230B1TB=210GB=240B主要技术指标2.存取时间存取时间又称存储器访问时间。指启动一次存储器操作到完成该操作所需的时间tA。3.存取周期存取周期是连续启动两次独立的存储器操作所需的最小的时间间隔TC，一般TC≥tA。主要技术指标（续）4.可靠性可靠性指存储器对电磁场及温度等变化的抗干扰能力。5.其他指标体积、重量、功耗(包括维持功耗和操作功耗)。主要技术指标（续）包含：(1)存储体外围电路

a.地址译码器

b.读/写控制及I/O电路

c.片选控制CS6.3随机存储器RAM输出电路Y译码存储矩阵X译码控制逻辑地址码···

D7D0它包含有

(1)地址译码器 (2)存储矩阵 (3)控制逻辑

(4)输出电路6.3随机存储器RAM

六管静态RAM基本存储电路Y地址译码VccV7I/OV8I/OV3V4V5V2V6AV1BDiDiX地址译码图中V1V2是工作管，V3V4是负载管，V5V6是限制管，V7V8也是限制管，它们为同一列线上的存储单元共用。6.3随机存储器RAM--SRAM特点：(1)不需要刷新，简化外围电路。

(2)内部管子较多，功耗大，集成度低。6.3随机存储器RAM（续）--SRAM

典型的静态RAM芯片不同的静态RAM的内部结构基本相同，只是在不同容量时其存储体的矩阵排列结构不同。典型的静态RAM芯片如Intel6116（2K×8位），6264（8K×8位），62128（16K×8位）和62256（32K×8位）等。图为SRAM6264芯片的引脚图，其容量为8K×8位，即共有8K（213）个单元，每单元8位。因此，共需地址线13条，即A12~A0；数据线8条即I/O8~I/O1、WE、OE、CE1、CE2的共同作用确定了SRAM6264的操作方式，如表4.1所示。6.3随机存储器RAM（续）--SRAM123456789101112131428272625242322212019181716156264NCA4A5A6

A7A8

A9A10A11A12I/O1I/O2I/O3GNDVCCWECE2A3A2A1OEA0CE1I/O8I/O7I/O6I/O5I/O4

表6.1

6264的操作方式I/O1~I/O8IN写

0100IN写

1100OUT读

0101高阻输出禁止1101高阻未选中×0××高阻未选中××1×I/O1~I/O8方式

WE

CE1CE2OE

图6.8SRAM6264引脚图6.3随机存储器RAM（续）--SRAMDRAM的基本存储电路(存储单元)有单管和四管等结构，这里仅介绍单管存储单元的结构及存储原理。动态随机存储器DRAM6.3随机存储器RAM（续）--DRAM刷新放大器数据I/O线T1CS行选择信号

单管DRAM基本存储元电路T2列选择

信号单管动态RAM的基本存储电路，由MOS晶体管和一个电容CS组成。

6.3随机存储器RAM（续）--DRAM特点：(1)每次读出后，内容被破坏，要采取恢复措施，即需要刷新，外围电路复杂。(2)集成度高，功耗低。6.3随机存储器RAM（续）--DRAM

典型的动态RAM芯片一种典型的DRAM如Intel2164。2164是64K×1位的DRAM芯片，片内含有64K个存储单元，所以，须要16位地址线寻址。为了削减地址线引脚数目，接受行和列两部分地址线各8条，内部设有行、列地址锁存器。利用外接多路开关，先由行选通信号RAS选通8位行地址并锁存。随后由列选通信号CAS选通8位列地址并锁存，16位地址可选中64K存储单元中的任何一个单元。6.3随机存储器RAM（续）--DRAMIntel2164DRAM芯片引脚图GNDDin

A7

A5

A4

A3

A6

Dout

VCCA0

A1

A2

NC2164116

89WERASCASA0~A7：地址输入CAS：列地址选通RAS：行地址选通WE：写允许Din：数据输入Dout：

数据输出Vcc：电源GND：地6.3随机存储器RAM（续）--DRAMIntel2164DRAM内部结构框图DoutWEDin

CASRASA7

…

A1

A0

8位地址锁存器128×128矩阵128个读出放大器1/2列译码128个读出放大器128×128矩阵128×128矩阵128个读出放大器1/2列译码128个读出放大器128×128矩阵4选1I/O门控输出缓冲器行时钟缓冲器列时钟缓冲器写允许时钟缓冲器数据输入缓冲器6.3随机存储器RAM（续）--DRAM6.4只读存储器(ROM)ROM主要由地址译码器、存储矩阵、控制逻辑和输出电路四部分组成，与RAM不同之处是ROM在使用时只能读出，不能随机写入。

在实际工作中，一个新设计的程序往往须要阅历调试、修改过程，假如将这个程序写在ROM和PROM中，就很不便利了。EPROM是一种可以多次进行擦除和重写的ROM。6.4只读存储器(ROM)--EPROMEPROM的基本存储电路和FAMOS结构PPSDSIO2SIO2+++N基底源极漏极多晶硅浮置栅字选线浮置栅场效应管位线(a)EPROM的基本存储结构(b)浮置栅雪崩注入型场效应管结构6.4只读存储器(ROM)（续）--EPROM特点：(1)可以多次修改擦除。(2)EPROM通过紫外线光源擦除(编程后，窗口应贴上不透光胶纸)。(3)E2PROM电可擦除。6.4只读存储器(ROM)（续）--EPROM

典型的EPROM芯片常用的典型EPROM芯片有：2716（2K×8）、2732（4K×8）、2764（8K×8）、27128（16K×8）、27256（32K×8）、27512（64K×8）等。

6.4只读存储器(ROM)（续）--EPROMIntel-2764芯片是一块8K×8bit的EPROM芯片，如图所示：允许输出和片选逻辑CEA0~A12

Y译码X译码输出缓冲Y门8K8位

存储矩阵…

OE数据输出...·

·

·

·

·

·

2764结构框图6.4只读存储器(ROM)（续）--EPROMVCCPGMNC

A8A9A11OEA10CE

D7D6D5D4D3

123456789101112131428272625242322212019181716152764VPPA12A7A6

A5A4

A3A2A1A0D0D1D2GND封装及引脚2764封装图A0～A12地址输入，213=8192=8KD0～D7双向数据线VPP

编程电压输入端OE输出允许信号CE片选信号PGM编程脉冲输入端，读数据

时，PGM=16.4只读存储器(ROM)（续）--EPROM操作方式读输出禁止备用(功率下降)编程禁止编程Intel编程校验Intel标识符CEOEPGMA9VppVcc输出LLHHLLLLLHXXHHLLHHXXLLHHXXXXXXXHVccVccVccVccVccVccVccVccVccVccVccVppVppVppVppVccDOUT高阻高阻高阻DINDINDOUT

编码2764操作方式6.4只读存储器(ROM)（续）--EPROM2764中第26脚为NC，若改为A13，则为27128芯片封装图，27128是一块16K×8bit的EPROM芯片，其操作与2764相同。注意:6.4只读存储器(ROM)（续）--EPROME2PROM是一种在线（即不用拔下来）可编程只读存储器，它能像RAM那样随机地进行改写，又能像ROM那样在掉电的状况下所保存的信息不丢失，即E2PROM兼有RAM和ROM的双重功能特点。E2PROM的另一个优点是擦除可以按字节分别进行（不像EPROM擦除时把整个片子的内容全变为“1”）。6.4只读存储器(ROM)（续）--EEPROME2PROM结构示意图+VG

+VD

6.4只读存储器(ROM)（续）--EEPROM闪速存储器（FlashMemory）是一种新型的半导体存储器，由于它具有牢靠的非易失性、电擦除性以及低成本，对于须要实施代码或数据更新的嵌入式应用是一种志向的存储器，而且它在固有性能和成本方面有较明显的优势。6.4只读存储器(ROM)（续）--Flash※

闪速存储器可实现大规模电擦除。

※闪速存储器的擦除功能可快速清除整个器件中全部内容。※

闪速存储器可以被擦除和重新编程几十万次而不会失效。

6.4只读存储器(ROM)（续）--Flash特点：固有的非易失性

它不同于静态RAM，不须要备用电池来确保数据存留，也不须要磁盘作为动态RAM的后备存储器。(2)经济的高密度

Intel的1M位闪速存储器的成本按每位计要比静态RAM低一半以上。闪速存储器的成本仅比容量相同的动态RAM稍高，但却节约了帮助存储器（磁盘）的额外费用和空间。6.4只读存储器(ROM)（续）--Flash特点：(3)可干脆执行

由于省去了从磁盘到RAM的加载步骤，查询或等待时间仅确定于闪速存储器，用户可充共享受程序和文件的高速存取以及系统的快速启动。(4)固态性能

闪速存储器是一种低功耗、高密度且没有移动部分的半导体技术。便携式计算机不再须要消耗电池以维持磁盘驱动器运行，或由于磁盘组件而额外增加体积和重量。用户不必再担忧工作条件变坏时磁盘会发生故障。6.4只读存储器(ROM)（续）--Flash6.5存储器与CPU的接口技术数据总线控制总线CPU地址总线

存

储

器CPU与存储器连接示意图一、存储器与CPU的连接(一)存储器与CPU连接时应留意问题1.CPU总线的负载实力。(1)直流负载能力

一个TTL电平(2)电容负载能力100PF由于存储器芯片是MOS器件，直流负载很小，它的输入电容为5－10PF。所以a.小系统中，CPU与存储器可直连，b.大系统常加驱动器,在8086系统中,常用8226、

8227总线收发器实现驱动。6.5存储器与CPU的接口技术(续）2.CPU的时序和存储器芯片存取速度的协作选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度，增加WAIT信号产生电路。6.5存储器与CPU的接口技术(续）3.存储器的地址支配和选片问题。(1)确定整机存储容量。(2)整机存储容量在整个存储空间的位置。(3)选用存储器芯片的类型和数量。(4)划分RAM、ROM区，地址分配，画出

地址分配图。6.5存储器与CPU的接口技术(续）一般指存储器的WE、OE、CS等与CPU的RD、WR等相连，不同的存储器和CPU连接时其使用的控制信号也不完全相同。4.限制信号的连接6.5存储器与CPU的接口技术(续）(二)片选信号的产生

单片的存储器芯片的容量是有限的，整机的存储器由若干芯片组成，应考虑到：1.地址的分配。2.存储器芯片的选择(片选)CPU对存储器操作时，先进行片选，再从选中芯片中根据地址译码选择存储单元进行数据的存取。6.5存储器与CPU的接口技术(续）存储器空间的划分和地址编码是靠地址线来实现的。对于多片存储器芯片构成的存储器其地址编码的原则是：

一般状况下，CPU能供应的地址线根数大于存储器芯片地址线根数，对于多片6264与8086相连的存储器，A0～A12作为片内选址，A13～A19作为选择不同的6264。1.低位片内选址2.高位选择芯片(片选)6.5存储器与CPU的接口技术(续）1.线选法：CPU中用于“选片”的高位地址线(即存储器芯片未用完地址线)若一根连接一组芯片的片选端，该根线经反相后，连接另一组芯片的片选端，这样一条线可选中两组芯片，这种方法称之为线选法。片选信号产生的方法6.5存储器与CPU的接口技术(续）另一种常用的线选法是用高位地址的每一根线去分别限制各组芯片的片选端，如下图所示： 6.5存储器与CPU的接口技术(续）芯片A19~A15A14A13A12~A0一个可用的地址范围

甲

×××××

10全0~全104000H~05FFFH

乙

×××××

01全0~全102000H~03FFFHA12~A0

2764（甲）2764（乙）A14

A13

CECE

线选法的例子，令A13和A14分别接芯片甲和乙的片选端。可能的选择只有10（选中芯片甲）和01（选中芯片乙）。

线选法A19~A15因未参与对2个2764的片选限制，故其值可以是0或1（用x表示任取），这里，假定取为全0，则得到了两片2764的地址范围如图中所示，明显2片2764的重叠区各有25=32个。6.5存储器与CPU的接口技术(续）

全译码法中，对剩余的全部高位地址线进行译码称为全译码法。a.译码电路复杂。b.每组的地址区间是确定的、唯一的。特点：2.全译码法：6.5存储器与CPU的接口技术(续）图为全译码的2个例子。前一例接受门电路译码，后例接受3~8译码器译码。3~8译码器有3个限制端：G1，G2A，G2B，只有当G1=1，G2A=0，G2B=0，同时满足时，译码输出才有效。原委输出(Y0~Y7)中是哪个有效，则由选择输入C、B及A三端状态确定。CBA=000时，Y0有效，CBA=001时，Y1有效，依此类推。单片2764（8K×8位，EPROM）在高位地址A19~A13=0000110时被选中。G2A

G1

G2BY6

74LS138A166.5存储器与CPU的接口技术(续）a.译码电路较复杂。b.每组的地址区间不唯一，有地址重叠。

在译码法中，只对剩余的高位地址线的某几根进行译码，称为部分译码法。特点：3.部分译码法(局部译码法)：6.5存储器与CPU的接口技术(续）图接受部分译码对4个2732芯片（4K×8位，EPROM）进行寻址。译码时，未运用高位地址线A19、A18和A15。所以，每个芯片将同时具有23=8个可用且不同的地址范围（即重叠区）。芯片A19~A15A14~A12A11~A0一个可用地址范围

1××00×000全0~全100000~00FFFH2××00×001全0~全101000~01FFFH3××00×010全0~全102000~02FFFH4××00×011全0~全103000~03FFFH2732(1)2732(4)2732(2)2732(3)CECECECEY0Y1Y2Y3G1G2AG2BCBAM/IOA16A17A14A13A12A11~A06.5存储器与CPU的接口技术(续）1.

8086存储器组织存储器中，任何两相邻的字节被定义为一个字，构成字的两个字节都有各自的字节地址。(1)字的地址：字的高字节放高地址，低字节放低

地址，低字节的地址作为字的地址

(2)字的存放方式：a.非规则存放:若一个字从奇数地址开始存放

b.规则存放:若一个字从偶数地址开始存放

(3)字的存放原则：规则存放

二、简洁的8086存储器子系统的设计6.5存储器与CPU的接口技术(续）图4.23字的规则存放和非规则存放字的规则存放字的非规则存放存储器地址

00200H00201H00202H00203H00204H00205H00206H···

···

34H12H字节变量78H56H字节变量6.5存储器与CPU的接口技术(续）为了实现规则存放，将8086的1MB存储空间分成两个512KB的存储体，具体为：

(1)偶数存储体与8086的D0～D7相连。(2)奇数存储体与8086中D8～D15相连。(3)

A1～A19用来同时访问两个存储体的字节单元。(4)

A0和BHE(高8位数据总线允许)信号用来选择存储体。6.5存储器与CPU的接口技术(续）存储体与总线的连接DBD15~D8

D7~D0

奇存储体A0ABBHEA19~A1偶存储体CSA19~A1D7~D0

CSA19~A1D7~D0

8086CPU访问(读或写)存储器由信号BHE和A0组合形成

6.5存储器与CPU的接口技术(续）表4.2BHE和A0组合的对应操作6.5存储器与CPU的接口技术(续）2.连接举例：要求用4K×8的EPROM芯片