系统扩展技术

系统扩展技术第一页，共五十七页，2022年，8月28日第1章:微机原理概述第2章:单片机概述第3章:MCS-51单片机的硬件结构(*)第4章:MCS-51单片机指令系统(*)第5章:MCS-51单片机程序设计(*)第7章:MCS-51的定时器/计数器(*)第6章:MCS-51的中断系统(*)第8章:MCS-51的串行口(*)第9章:系统扩展技术第10章:模拟接口第11章:人机交互接口课程内容2第二页，共五十七页，2022年，8月28日本讲主要内容存储器的扩展输入/输出及其控制方式81C55接口芯片及其应用LCD接口及其扩展第9章系统扩展技术3第三页，共五十七页，2022年，8月28日1、存储器定义在微机系统中凡能存储程序和数据的部件统称为存储器。2、存储器分类微机系统中的存储器分为内存和外存两类。3、内存储器的组成微机系统中的存储器由半导体存储器芯片组成。单片机内部有存储器，当单片机内部的存储器不够用时，可以外扩存储器。外扩的存储器就是由半导体存储器芯片组成的。当用半导体存储器芯片组成内存时必须满足2个要求：①每个存储单元一定要有8个位。②存储单元的个数满足系统要求。注意：内存的容量是指它所含存储单元的个数（每个存储单元一定要有8个位，可以存储8位二进制信息）。外存的存储容量大，存取速度慢；它不能直接与CPU交换信息，必须经过内存实现；常用的有硬盘、软盘和光盘。内存的存储容量有限，存放将要运行的程序和数据，存取速度快，可以直接与CPU交换信息。9.1存储器的扩展存储器概述第四页，共五十七页，2022年，8月28日由于集成工艺水平的限制，一个半导体存储器芯片上所集成的单元个数和每个单元的位数有限，用它构成内存时必须满足：内存容量和一个存储单元有8个位的要求，因此内存常常由多个半导体存储器芯片构成。

半导体存储器芯片的存储容量是指其上所含的基本存储电路的个数，用单元个数×位数表示。掌握：①已知内存容量和半导体存储器芯片的容量，求用半导体存储器芯片构成内存时需要的芯片个数。②内存的容量=末地址-首地址+1

半导体存储器芯片分成ROM和RAM两类。9.1.2半导体存储器第五页，共五十七页，2022年，8月28日1、ROM简介

ROM是只读存储器，ROM中的信息是用写录器写入的，一旦写入，其上的信息就不能随意更改，其内的信息可以由CPU读出，但不能由CPU通过指令写入。2、ROM特性

ROM具有非易失性，即掉电后其上的信息不消失，常常用于存储程序和固定的数据表格。3、ROM分类：①掩膜ROM——其上的程序由厂家用特殊工艺写入，结构简单，集成度高，但成本也高，适用于大批量产生。②PROM——出厂时，其上未存任何信息；用户可以用编程器写入，一旦写入其上的程序就不能再更改。③EPROM——出厂时，其上未存任何信息；用户可以用编程器写入，也可以用紫外线整片擦除。④E2PROM——出厂时，其上未存任何信息；用户可以用编程器写入，也可以用电信号整字节擦除。ROM芯片第六页，共五十七页，2022年，8月28日Intel2764的容量为8K×8，有28个引脚。各引脚的功能如下：•A12~A0：13根地址输入线。用于寻址片内的8K个存储单元。•D7~D0：8根双向数据线，正常工作时为数据输出线。编程时为数据输入线。•CE：选片信号。低电平有效。当该信号为0时表示选中此芯片。•OE：输出允许信号。低电平有效。当该信号为0时，芯片中的数据可由D0～D7端输出。•VPP：编程时，编程电压（+25V）输入端。•PGM：编程脉冲输入端。对EPROM编程时，

在该端加上编程脉冲。读操作时该信号为1。•Vcc：+5v电源。•GND：地。

已知芯片容量，求芯片数据线和地址线条数。若半导体存储器芯片的容量为a×b，则其数据线条数为b条，地址线条数n满足如下关系：2n=a4、典型ROM芯片2764第七页，共五十七页，2022年，8月28日1、RAM简介

RAM是随机读写存储器，其中的信息由CPU通过指令读写movx@dptr,a,movxa,@dptr2、RAM特性

RAM具有易失性，即掉电后其上的信息消失，故用于存储临时性数据。3、RAM分类：RAM分为2类：双极型和MOS型(MOS型RAM因其集成度高，功耗低，价格便宜而得到广泛应用)。MOS型RAM又分为SRAM和DRAM。4、典型RAM芯片6264RAM芯片SRAM用MOS型双稳态触发器存储信息，集成度低，接口简单。DRAM用电容存储信息，集成度高，接口复杂，因为电容上的电荷容易泄漏，所以必须定时充电。第八页，共五十七页，2022年，8月28日Intel6264的容量为8K×8，有28个引脚。各引脚的功能如下：•Al2~A0：地址信号输入引脚，可寻址芯片的8K个存储单元。•D7~D0：双向数据信号输入输出引脚。•OE：数据输出允许控制信号引脚，输入，低电平有效，用以允许数据输出。•WE：数据输入允许控制信号引脚，输入，低电平有效，用以允许数据输入。•CS1：片选信号输入引脚，低电平有效，只有当该引脚转入低电平时，才能对相应的芯片进行操作。•CS2：片选信号输入引脚，高电平有效，只有当该引脚转入高电平时，才能对相应的芯片进行操作。•Vcc：+5v电源，用于在线的读操作。•GND：地。6264第九页，共五十七页，2022年，8月28日9.1.3MCS-51单片机存储器扩展在微机系统中存储器是必不可少。MCS51系列单片机内部的存储器不够用时需要外扩半导体存储器芯片，外扩的半导体存储器芯片与MCS51系列单片机通过三总线交换信息。二者连接时必须考虑如下问题：1．二者地址线、数据线、控制线的连接。2．工作速度的匹配。CPU在取指令和存储器读或写操作时，是有固定时序的，用户要根据这些来确定对存储器存取速度的要求，或在存储器已经确定的情况下，考虑是否需要Tw周期，以及如何实现。3．片选信号的产生。目前生产的存储器芯片，单片的容量仍然是有限的，通常总是要由许多片才能组成一个存储器，这里就有一个如何产生片选信号的问题。4．CPU的驱动能力。在设计CPU芯片时，一般考虑其输出线的直流负载能力，为带一个TTL负载。现在的存储器一般都为MOS电路，直流负载很小，主要的负载是电容负载，故在小型系统中，CPU是可以直接与存储器相连的，而较大的系统中，若CPU的负载能力不能满足要求，可以(就要考虑CPU能否带得动，需要时就要加上缓冲器，)由缓冲器的输出再带负载。

第十页，共五十七页，2022年，8月28日ROM芯片的扩展在MCS-51单片机应用系统中，如果单片机内部程序存储器不够用时，特别是对片内无ROM的8031单片机，外扩程序存储器是必不可少的工作。程序存储器容量的扩展可根据实际需要在64KB范围内选择。单片机扩展用程序存储器有紫外光可擦除型(EPROM)、电擦除型(EEPROM)和闪速存储器FLASH等。EPROM价格低廉，性能稳定可靠，所以，一般程序存储器的扩展均采用之。在进行程序存储器扩展时，首先应根据应用系统的要求，选择使用何种类型的芯片作程序存储器芯片；其次，在存储器容量选择时，应尽量选择大容量的芯片，即使用一片存储器芯片能够满足要求的，尽量不使用多片，从而减少芯片的组合数量。当必须选用多芯片时，也应选择集成度相同的芯片，以便简化系统的应用电路。第十一页，共五十七页，2022年，8月28日扩展总线程序存储器的扩展数据总线，P0口地址总线，高8位P2口、低8位P0口控制总线，RD、WR、EA、ALE、PSEN

74LS373第十二页，共五十七页，2022年，8月28日ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.780C31P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12CEOEVPPPGM～D0D72764～～～AB12AB0AB0AB15AB12①将芯片的13位地址线按引脚名称一一并联，然后按次序逐根接至系统地址总线的低13位。②将芯片的8位数据线依次接至系统数据总线的D0-D7。③芯片的OE端接至系统控制总线的存储器读信号（PSEN）④因为系统中只有1片2764，所以2764的CE可以接地。例1某微机系统只有一片2764，试将其与8051进行连接。第十三页，共五十七页，2022年，8月28日计算2764每个单元的地址（8051送出何种地址码时选中该单元）

P27P26P25P24P23P22P21P20P07P06P05P04P03P02P01P00AB15AB14AB13AB12AB11AB10AB9AB8AB7AB6AB5AB4AB3AB2AB1AB0***0000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨***1111111111111ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.780C31P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12CEOEVPPPGM～D0D72764～～～AB12AB0AB0AB15AB120000H---1FFFH80C31从2764中读取信息的过程：①80C31发地址码P00—P07------AB-----2764的A0—A7ALE=1P20—P27------AB------2764的A8—A12②80C31发读ROM信号PSEN=0—CB----2764的OE③2764将选中单元的内容送出----DB---80C31的P00---P07地址码的计算第十四页，共五十七页，2022年，8月28日ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.780C31P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12CEOEVPPPGM～D0D72764～～～AB12AB0AB0AB15AB12A0A12CEOEVPPPGM～D0D72764～～～AB12AB0

2764的容量是8K*8，1片2764上有8K个存储单元，每个存储单元有8个基本存储电路，能存放8位二进制信息，可以满足位数的要求，但是1片2764上有8K个存储单元，为了满足内存的容量的要求，需要2片2764串联使用，即2片2764不能同时被选中。因为2片2764的的数据线都接在8位DB上，当二者同时被选中时，会出现争占DB的现象。这时，需要考虑片选问题。例2用2764构成16K的存储系统，试将它们与8051进行连接第十五页，共五十七页，2022年，8月28日ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.780C31P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12CEOEVPPPGM～D0D72764～～～AB12AB0AB0AB15AB12A0A12CEOEVPPPGM～D0D72764～～～AB12AB0片选信号的产生方法有3种：线选法、部分译码法和全译码法。片选信号的产生第十六页，共五十七页，2022年，8月28日ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.780C31P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12CEOEVPPPGM～D0D72764～～～AB12AB0AB0AB15AB12A0A12CEOEVPPPGM～D0D72764～～～AB12AB0线选法就是用剩余的高位地址线作片选信号。线选法有2个缺点：其一是各芯片的地址不连续，其二是有一些地址不能使用，否则会造成片选的混乱（有地址重叠现象，即一个存储单元有多个地址码）。AB15AB144000H---5FFFH8000H---9FFFHP27P26P25P24P23P22P21P20P07P06P05P04P03P02P01P00AB15AB14AB13AB12AB11AB10AB9AB8AB7AB6AB5AB4AB3AB2AB1AB001*0000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨01*111111111111110*0000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨10*1111111111111线选法第十七页，共五十七页，2022年，8月28日ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.780C31P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12CEOEVPPPGM～D0D72764～～～AB12AB0AB0AB15AB12A0A12CEOEVPPPGM～D0D72764～～～AB12AB0全译码法就是剩余的全部地址线都参与译码，译码器的输出作为片选信号。因为译码器在某一时刻只有1条输出线有效，保证了在某一时刻只有1个芯片被选中的要求。全译码法则没有地址重叠现象，即各存储单元的地址码唯一。AB15AB140000H---1FFFH2000H---3FFFH74LS13874LS139Y0Y1Y2Y3Y4Y5Y6Y7AG1G2AG2BCB74LS138AB13+5VP27P26P25P24P23P22P21P20P07P06P05P04P03P02P01P00AB15AB14AB13AB12AB11AB10AB9AB8AB7AB6AB5AB4AB3AB2AB1AB00000000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨00011111111111110010000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨0011111111111111全译码法第十八页，共五十七页，2022年，8月28日Y0Y1Y2Y3Y4Y5Y6Y7AG1G2AG2BCB74LS138

74LSl38具有三个输入选择端，能够组合成8种输入状态，对应8种输出，可产生8个片选信号，低电平有效。也就是说，每种输入状态，仅允许一个输出端输出低电平，其余输出端全部为高电平。同时，74LS138还具有3个使能端G1、G2A、G2B，3个使能端必须同时输入有效电平，译码器才能正常工作，即仅当G1、G2A、G2B＝100时，才能选通译码器，否则译码器输出全无效。

73LS138译码器的逻辑功能真值表输入输出使能选择Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BＣＢＡ10010010010010010010010000000101001110010111011101111111101111111101111111101111111101111111101111111101111111100XXX1XXX1XXXXXXXXX11111111111111111111111174LS138第十九页，共五十七页，2022年，8月28日RAM芯片的扩展由于8051单片机芯片内部仅有128B的RAM，需要作为工作寄存器、堆栈和数据缓冲器使用，当控制系统需要暂存的数据量较大时，片内RAM往往不够用，因此需要进行片外数据存储器的扩展。MCS-51系列单片机数据存储器的扩展能力最大可达64KB。在一般的数据存储器扩展中，常选用静态数据存储器芯片(SRAM)作为外扩数据存储器使用，SRAM具有存取速度快、使用方便、不需要刷新电路，接口简单等特点，但系统一旦掉电，内部所存数据便会丢失。第二十页，共五十七页，2022年，8月28日ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.780C31P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12CS1OE～D0D76264～～～AB12AB0AB0AB15AB12①将芯片的13位地址线按引脚名称一一并联，然后按次序逐根接至系统地址总线的低13位。②将芯片的8位数据线依次接至系统数据总线的D0-D7。③芯片的OE端接至系统控制总线的存储器读信号（RD）④芯片的WE端接至系统控制总线的存储器写信号（WR）⑤因为系统中只有1片6264，所以6264的CS1可以接地。CS2+5VWE例1某微机系统只有一片6264，试将其与8051进行连接第二十一页，共五十七页，2022年，8月28日ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBAB12AB0AB0AB15AB12地址码的计算计算6264每个单元的地址（8051送出何种地址码时选中该单元）

P27P26P25P24P23P22P21P20P07P06P05P04P03P02P01P00AB15AB14AB13AB12AB11AB10AB9AB8AB7AB6AB5AB4AB3AB2AB1AB0***0000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨***11111111111110000H---1FFFH89C51从6264中读取信息的过程：①89C51发地址码P00—P07------AB-----6264的A0—A7ALE=1P20—P27------AB------6264的A8—A12②89C51发读RAM信号RD=0—CB----6264的OE③6264将选中单元的内容送出----DB---89C51的P00---P07A0A12CS1OE～D0D76264～～～CS2+5VWE89C51向6264中写入信息的过程：①89C51发地址码P00—P07------AB-----6264的A0—A7ALE=1P20—P27------AB------6264的A8—A12②89C51发写RAM信号WR=0—CB----6264的WE③89C51的P00---P07送出数据----DB-----6264将选中单元第二十二页，共五十七页，2022年，8月28日ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBAB12AB0AB0AB15AB12AB12AB0A0A12CS1OECS2～D0D76264～～～A0A12CSOECS2～D0D76264～～～WE+5VWE+5V

6264的容量是8K*8，1片6264上有8K个存储单元，每个存储单元有8个基本存储电路，能存放8位二进制信息，可以满足位数的要求，但是1片6264上有8K个存储单元，为了满足内存的容量的要求，需要2片6264串联使用，即2片6264不能同时被选中。因为2片6264的的数据线都接在8位DB上，当二者同时被选中时，会出现争占DB的现象。这时，需要考虑片选问题。例2用6264构成16K的存储系统，试将它们与8051进行连接。第二十三页，共五十七页，2022年，8月28日ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBA0A12OECS2～D0D76264～～～AB12AB0AB0AB15AB12A0A12OECS2～D0D76264～～～AB12AB0片选信号的产生方法有3种：线选法、部分译码法和全译码法。WE+5VWE+5V片选信号的产生CS1CS1第二十四页，共五十七页，2022年，8月28日线选法就是用剩余的高位地址线作片选信号。线选法有2个缺点：其一是各芯片的地址不连续，其二是有一些地址不能使用，否则会造成片选的混乱（有地址重叠现象，即一个存储单元有多个地址码）。ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBAB12AB0AB0AB15AB12AB12AB0AB15AB14P27P26P25P24P23P22P21P20P07P06P05P04P03P02P01P00AB15AB14AB13AB12AB11AB10AB9AB8AB7AB6AB5AB4AB3AB2AB1AB001*0000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨01*111111111111110*0000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨10*1111111111111A0A12OECS2～D0D76264～～～A0A12OECS2～D0D76264～～～WE+5VWE+5V线选法0400H---5FFFH8000H---9FFFHCS1CS1第二十五页，共五十七页，2022年，8月28日ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBAB12AB0AB0AB15AB12AB12AB0全译码法就是剩余的全部地址线都参与译码，译码器的输出作为片选信号。因为译码器在某一时刻只有1条输出线有效，保证了在某一时刻只有1个芯片被选中的要求。全译码法则没有地址重叠现象，即各存储单元的地址码唯一。AB15AB14P27P26P25P24P23P22P21P20P07P06P05P04P03P02P01P00AB15AB14AB13AB12AB11AB10AB9AB8AB7AB6AB5AB4AB3AB2AB1AB00000000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨00011111111111110010000000000000¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨00111111111111110000H---1FFFH2000H---3FFFHY0Y1Y2Y3Y4Y5Y6Y7AG1G2AG2BCB74LS138AB13+5VA0A12OECS2～D0D76264～～～A0A12OECS2～D0D76264～～～WE+5VWE+5V全译码法CS1CS1第二十六页，共五十七页，2022年，8月28日返回ALERDWRPSENP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.789C51P2.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7A0A1A2A3A4A5A6A7OELED0D1D2D3D4D5D6D774LS373DBABCBAB12AB0AB0AB15AB12AB12AB0A0A12CS1OECS2～D0D76264～～～A0A12CEOE～D0D72764～～～WE+5V

因为8051通过控制线区分ROM和RAM，所以二者可以同时被选中，地址可以重叠。该系统中的2764和6264的片选可以不受控，直接接地。注意：在访问程序存储器时，所用的指令为MOVC，产生PSEN信号。访问外扩数据存储器时，所用的指令为MOVX，产生WR或RD信号！！例3某微机系统有一片6264、一片2764，试将它们与8051进行连接第二十七页，共五十七页，2022年，8月28日CBP0锁存器ALE单片机三总线形成示意图ABDB存储器I/O口外设P2P1PSENRDWR第二十八页，共五十七页，2022年，8月28日片外ROM操作时序片内片外ROM读，用指令MOVC（产生PSEN信号）片外片外ROM选择，用EA。片外ROM最大容量64K。【例9-1】读外部ROM时序。第二十九页，共五十七页，2022年，8月28日扩展电路第三十页，共五十七页，2022年，8月28日

RAM扩展原理读操作时序数据存储器的扩展【例9-2】若（DPTR）=2030H，片外RAM单元2030H内容为55H，指令MOVA，@DPTR（该指令代码为E0H）所在片外ROM的地址为2314H。

第三十一页，共五十七页，2022年，8月28日写操作时序【例9-3】若（DPTR）=1040H，（A）=88H，指令MOV@DPTR，A（该指令代码为F0H）所在片外ROM的地址为2218H。

第三十二页，共五十七页，2022年，8月28日数据存储器扩展方法常用RAM芯片特性芯片型号62646212862256容量8KB16KB32KB典型工作电流/mA4088典型维持电流/mA20.50.5最大存取时间/ns200200200第三十三页，共五十七页，2022年，8月28日扩展电路第三十四页，共五十七页，2022年，8月28日9.2.1输入/输出接口的功能单片机与输入/输出设备的关系9.2输入/输出及其控制方式第三十五页，共五十七页，2022年，8月28日输入/输出接口的功能实现和不同外设的速度匹配输出数据锁存输入数据三态缓冲第三十六页，共五十七页，2022年，8月28日9.2.2单片机与I/O设备的数据传送方式

无条件传送查询状态传送

中断传送

DMA传送第三十七页，共五十七页，2022年，8月28日9.2.3单片机扩展TTL芯片的输入/输出

基本扩展电路

锁存器缓冲器第三十八页，共五十七页，2022年，8月28日

驱动LED数码管示例8D锁存器第三十九页，共五十七页，2022年，8月28日

81C55的结构及引脚9.381C55接口芯片及其应用9.3.181C55的结构及工作方式第四十页，共五十七页，2022年，8月28日

81C55的内部编制内部RAM地址为00H～FFH内部端口地址

000：命令/状态寄存器

001：A口

010：B口

011：C口

100：计数器低8位

101：计数器高6位及计数器方式设置位第四十一页，共五十七页，2022年，8月28日工作方式设置及状态字格式方式设置76543210TM2TM1IEBIEAPC2PC1PBPA地址：000PA：A口方向。0--输入；1--输出PB：B口方向。0--输入；1--输出

第四十二页，共五十七页，2022年，8月28日PC2PC1工作方式说明00ALT1A、B口为基本I/O，C口方向为输入11ALT2A、B口为基本I/O，C口方向为输出01ALT3A口为选通I/O，PC0～PC2作为A口的选通应答B口为基本I/O，PC3～PC5方向为输出10ALT4A口为选通I/O，PC0～PC2作为A口的选通应答B口为选通I/O，PC3～PC5作为B口的选通应答PC1、PC2：C口工作方式设置位

IEA：A口的中断允许设置位。0--禁止；1--允许。IEB：B口的中断允许设置位。0--禁止；1--允许。第四十三页，共五十七页，2022年，8月28日TM2、TM1：计数器工作方式设置位TM2TM1工作方式说明00方式0空操作，对计数器无影响01方式1使计数器停止计数10方式2减1计数器回0后停止工作11方式3未计数时，送完初值及方式后立即启动计数；正在计数时，重置初值后，减1计数器回0则按新计数初值计数第四十四页，共五十七页，2022年，8月28日状态字格式76543210TIMERINTEBBFBINTRBINTEABFAINTRA地址：000INTRX：中断请求标志BFX：口缓冲器空/满标志INTEX：口中断允许/禁止标志TIMER：计数器计满标志

第四十五页，共五十七页，2022年，8月28日计数器输出模式位号1514131211109876543210M2M1T13T12T11T10T9T8T7T6T5T4T3T2T1T0M2M1输出方式说明00方式0单方波输出。计数期间输出低电平，计数器回0后输出高电平。01方式1连续方波输出。计数前半部分输出高电平