数字逻辑与数字电路

数字逻辑与数字电路第一页，共一百七十三页，2022年，8月28日第二页，共一百七十三页，2022年，8月28日第一章数字逻辑基础

1.1

概述电子电路可以分为模拟电路与数字电路两大类。模拟电路所处理的信号为模拟信号，数字电路所处理的信号是数字信号。自然界存在的物理量如：声音、电流、电压等均为模拟的。模拟信号的特点是其数值随时间变化时呈现连续性。数字信号是一种人为加工产生的信号，它的信号大小随时间变化时呈现出离散特性。

第三页，共一百七十三页，2022年，8月28日模拟信号在任一时刻的数值大小可以是任意数值，而数字信号在任一时刻的数值大小只能取两个数值---高电平与低电平。数字电子电路构成的电子装置，具有精度高，抗干扰能力强等许多优点。数字电路还是数字电子计算机的构成基础。早期的电子系统都是模拟电子系统，随着科学技术的发展，数字电子系统得到了越来越广泛的应用。如通信系统、测量仪器仪表、自动控制系统等都已经从传统的模拟系统发展成为数字电子系统。第四页，共一百七十三页，2022年，8月28日模拟信号数字信号离散连续第五页，共一百七十三页，2022年，8月28日电压放大器模拟信号精密整流模拟信号模拟表头模拟交流电压表电压放大器模拟信号精密整流模拟信号模/数转换器数字信号数字电压表数字显示第六页，共一百七十三页，2022年，8月28日模拟式仪表第七页，共一百七十三页，2022年，8月28日●数字式仪表第八页，共一百七十三页，2022年，8月28日◆数字显示仪表第九页，共一百七十三页，2022年，8月28日20世纪60年代小规模的数字集成电路在世界上诞生，其后中规模、大规模和超大规模数字集成电路相继问世。目前能够方便地改变芯片逻辑功能的可编程逻辑器件代表了数字逻辑集成电路的最高水平。近年来微型计算机和嵌入式电子系统在生产实践和科学实验中得到了广泛的应用。虽然这些电子系统的核心为大规模和超大规模数字集成电路，但一个功能完整的电子系统，还离不开中小规模数字集成电路，如TTL、CMOS和高速CMOS系列等集成电路的配合。第十页，共一百七十三页，2022年，8月28日各种集成电路的外型图第十一页，共一百七十三页，2022年，8月28日数字电路又可以分为组合逻辑电路与时序逻辑电路两大类。因此数字电路又被称为数字逻辑电路。数字逻辑是一门研究数字逻辑设计问题的理论课程。数字逻辑既是一门历史悠久、又是一门生机勃勃的学科。特别是电子计算机的广泛应用，极大地推动了数字逻辑分析与设计技术的发展。现在，计算机辅助分析在数字逻辑设计中的应用日益成熟；用于数字逻辑分析的计算机软件，已成为数字逻辑设计的有力工具。本章将介绍数字逻辑的基本概念，如：二进制数、编码、逻辑关系、逻辑门和逻辑代数等，为后面章节的学习打下基础。第十二页，共一百七十三页，2022年，8月28日逻辑化简的计算机软件第十三页，共一百七十三页，2022年，8月28日问题什么是数字信号?它与模拟信号有什么不同?数字电子电路的优点有哪些?数字电子电路又分为哪两大类?代表了目前逻辑集成电路最高水平的是什么器件?计算机在数字逻辑电路分析和设计中有什么用途?第十四页，共一百七十三页，2022年，8月28日认识吗?Analog，Digital，Analogsignal，DigitalsignalContinual，DiscreteAmplifier，LogiccircuitDigitaldisplayCommunicationsystemMeasurement，MeterAutomaticcontrolsystemProgrammablelogicdevice，IntegratedcircuitEmbeddedComputeraidedanalysis第十五页，共一百七十三页，2022年，8月28日1.2.1十进制数十进制是我们通常使用的数制（计数体系）。所谓十进制就是用0、1、2、3、4、5、6、7、8、9这十个符号排列起来，以表示所有的数值。当数值大于9时，就采用进位的方法，进位的法则是：逢十进一。1.2

数制与编码第十六页，共一百七十三页，2022年，8月28日任何一个形式为qn-1qn-2qn-3···q1q0.q-1q-2···q-m的十进制数的大小N，可以表示为:

N=qn-1×10n-1+qn-2×10n-2+···+q1×101+q0×100

+q-1×10-1

+q-2×10-2

+···+q-m×10-m

(1-1)

如:1230.456=1×103+2×102+3

×101

+0

×100

+4×10-1+5×10-2+6×10-3第十七页，共一百七十三页，2022年，8月28日式中10k，称为十进制数各位的“权”。10为十进制计数体系的“基数”。在多位数中，每一个相同的数码位于不同的位置时，代表着不同的数值。这是因为不同的位置具有不同的权的缘故。十进制数常用字母D（Decimal）进行标识，例如:(1961)D,(2008)D等。第十八页，共一百七十三页，2022年，8月28日1.2.2二进制数为了用电学物理量来表示十进制，就需要找一种有十个状态的物理量，这是比较困难的。而有两个状态的物理量却非常容易找到。因此在数字电路中，理所当然地要采用二进制计数体系。在数字电路中我们采用高电平与低电平来分别表示2个不同的数码。所谓二进制就是用两个符号0和1，来表示所有的数值。当数大于1时，也采用进位的方法；但是进位的法则为：逢二进一。第十九页，共一百七十三页，2022年，8月28日任何一个二进制数qn-1qn-2qn-3···q1q0.q-1q-2···q-m

的大小N，可以表示为：N=qn-1×2n-1+qn-2×2n-2+···+q1×21

+q0×20

+q-1×2-1

+q-2×2-2

+···+q-m×2-m(1-2)如:(1001.101)2=1

×23+0×22+0×21

+1×20

+1

×2-1

+0

×2-2

+1×2-3=(9.625)10式中2k，称为二进制数各位的“权”。二进制数的“基数”为2。特别注意：二进制数的各位数码qk只能取0或1。第二十页，共一百七十三页，2022年，8月28日二进制数常用字母B(Binary)进行标识，例如：(1001)B,(1011.011)B等。二进制数的最高位数码，常用MSB(MostSignificantBit)进行标示。二进制数的最低位数码，常用LSB(LeastSignificantBit)进行标示。在一个二进制数中，其MSB是衡量该二进制数数值大小最为重要的数码；而LSB是对该二进制数数值大小影响最小的数码。第二十一页，共一百七十三页，2022年，8月28日＊二进制数的算术运算◆二进制数的加法运算一位二进制数的加法运算规则如下所示：

0+0=00+1=11+0=11+1=10多位二进制数的加法运算可以仿照大家熟悉的十进制数运算方法进行，不过要记住“逢二进一”即可。第二十二页，共一百七十三页，2022年，8月28日所以(10101)B+(11001)B

＝(11001)B例[1-1]计算(10101)B+(11001)B解:第二十三页，共一百七十三页，2022年，8月28日一位二进制数的乘法运算规则如下所示：

0×0=0，0×1=0，1×0=0，1×1=1多位二进制数的乘法运算，与十进制数的乘法运算类似；它由乘数的每一位与被乘数相乘，产生乘数每一位的部分乘积，每个部分乘积都向前一个部分乘积的左方移动一位，然后将这些部分乘积求和而得。◆

二进制数的乘法运算第二十四页，共一百七十三页，2022年，8月28日[例1-2]计算(10101)B×(11001)B解:所以(10101)B×(11001)B=(1000001101)B第二十五页，共一百七十三页，2022年，8月28日◆二进制数的减法运算[例1-3]计算(101010)B-(11001)B所以(101010)B-(11001)B=(10001)B减法运算是加法运算的逆运算，当某一位二进制数不够减时，应当向高一位借位，借1当2。第二十六页，共一百七十三页，2022年，8月28日◆

二进制数的除法运算除法运算是乘法运算的逆运算，其运算过程与十进制数的除法运算类似，使用了减法和移位技术。[例1-4]计算(1111101)B÷(11001)B所以(1111101)B

÷(11001)B=(101)B第二十七页，共一百七十三页，2022年，8月28日1.2.3二进制数与十进制数的相互转换二进制数转换成十进制数可按公式（1-2）进行：

N=qn-1×2n-1+qn-2×2n-2+···+q1×21

+q0×20

+q-1×2-1

+q-2×2-2

+···+q-m×2-m

[例1-5]将二进制数10110.1转换成相应的十进制数。解：

(10110.1)2=1

×24+0×23+1

×22

+1×21

+0×20

+1

×2-1

=16+4+2+0.5=(22.5)10

◆二进制数转换成十进制数第二十八页，共一百七十三页，2022年，8月28日■除2取余法“除2取余法”用于将十进制数的整数部分转换成二进制数。“除2取余法”的算法流程如右图所示：图中，N为被转换的十进制数整数部分，M为运算所需的中间变量。产生的第一个余数为相应二进制数的最低位LSB，将运算所得的各个余数排列起来，即为转换后的二进制数。

◆十进制数转换成二进制数第二十九页，共一百七十三页，2022年，8月28日[例1-6]将十进制数2005转换成二进制数：解:所以(2007)DBLSBMSB第三十页，共一百七十三页，2022年，8月28日“乘2取整法”用于将十进制数的小数部分转换成二进制数。“乘2取整法”的算法流程如右图所示：图中，N为被转换的十进制数小数部分，M为运算所需的中间变量。产生的第一个整数为相应二进制小数的最高位MSB，将运算所得的各个整数排列起来，即为转换后的二进制小数。■乘2取整法第三十一页，共一百七十三页，2022年，8月28日[例1-7]将十进制数0.8125转换成二进制数：解:所以(0.8125)D=(0.1101)B

注意：当利用“乘2取整法”计算时，如果计算结果过长，可以按一定的字长取近似计算结果。MSBLSB第三十二页，共一百七十三页，2022年，8月28日1.2.4十六进制数所谓十六进制就是用16个符号0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F来表示所有的数值。十六进制数进位的法则为：逢十六进一。任何一个十六进制数qn-1qn-2qn-3···q1q0.q-1q-2···q-m

的大小N，可以表示为：

N=qn-1×16n-1+qn-2×16n-+···+q0×160

+q-1×16-1

+q-2×16-2

+···+q-m×16-m(1-3)第三十三页，共一百七十三页，2022年，8月28日十六进制数的“基数”为16。注意：十六进制数的各位数码可以取0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F之一。其中A,B,C,D,E和F分别代表十进制的10,11,12,13,14和15。十六进制数常用字母H（Hexadecimal）进行标识，例如：(389)H，(6AB2)H和

(3FFE)H等。通常十六进制数也可以用下面形式表示:389H，8AB2H等。第三十四页，共一百七十三页，2022年，8月28日◆二进制数转换成十六进制数分析可知，每4位二进制数正好对应1位十六进制数。因此，将二进制数转换成十六进制数的方法十分简单：把二进制数从其LSB到MSB分组(以小数点为界)，每4位一组。然后将每一组二进制数转换成为一位相应的十六进制数即可。例如：(1011100110)B=(10,1110,0110)B=(2E6)H=2E6H4位一组！第三十五页，共一百七十三页，2022年，8月28日◆十六进制数转换成二进制数将十六进制数转换成二进制数的方法也很容易：将每1位十六进制数用4位相应的二进制数表示、代入即可。例如:87AH=(1000,0111,1010)BB又如：234FH=(0010,0011,0100,1111)BB第三十六页，共一百七十三页，2022年，8月28日我们将若干个0和1按一定的规律编排在一起，编成不同的代码，并且赋予每个代码以固定的含义，这样的过程称作编码。常用的二进制编码有BCD码，ASCII码等。

二进制码第三十七页，共一百七十三页，2022年，8月28日●BCD码十进制数是人类最熟悉、使用最广泛的数，在数字电路中也经常需要表示和处理十进制数。为此就要用二进制数来表示十进制数，这实际上是对十进制数的编码，即所谓BCD码。BCD（BinaryCodedDecimal）意为“由二进制数编码的十进制数码”。也即BCD码是用二进制码代表的十进制数码。第三十八页，共一百七十三页，2022年，8月28日因为十进制数共有十个基本符号，所以BCD码由四位二进制数组成。4位二进制数有16个不同的值。故可以从16个4位二进制数中选取10个来对十进制数进行编码。而当选取的方法不同时，就可以得到不同的BCD码。如8421码、2421码、5421码、余3码和格雷码等，如表1-1所示。第三十九页，共一百七十三页，2022年，8月28日表1-1BCD码十进制数8421码2421码5421码余3码格雷码000000000000000110000100010001000101000001200100010001001010011300110011001101100010401000100010001110110501011011100010000111601101100100110010101701111101101010100100810001110101110111100910011111110011001101第四十页，共一百七十三页，2022年，8月28日如表1-1所示，8421码是从16个4位二进制数中选取前10个数码的编码方式。将8421码转换成相应的十进制数的方法，与将普通二进制数转换成为相应十进制数的方法相同。而之所以称之为8421码，是因为它是一种有权码(恒权码)。其权值分别为8、4、2、1。8421码(自然BCD码)第四十一页，共一百七十三页，2022年，8月28日从表1-1可见，余3码可由8421码与3的二进制数,即0011相加而得到。故称为余3码。分析可知，余3码是一种无权码。因为余3码相应的十进制数无法用固定的权值计算出来。◆余3码第四十二页，共一百七十三页，2022年，8月28日◆格雷码格雷码也是一种常用的无权码。它的特点是相邻的两个码字之间，仅有一位相异。这样更加易于对数据的纠错。◆ASCII码ASCII（AmericanStandardCodeforInformationInterchange）码是一种数字系统中常用的、表示字符的二进制编码。ASCII码用7位二进制数来表示PC机键盘上的所有按键信息，以及打印机等设备的控制信息。常用的ASCII码如表1-2所示。第四十三页，共一百七十三页，2022年，8月28日表1-2常用字符的7位ASCII码值（用十六进制数表示）字符ASCII字符ASCII字符ASCII字符ASCII字符ASCII字符ASCIINUL00BEL07LF0AFF0CCR0DSP20!21”22#23$24%25&26’27(28)29*2A+2B,2C-2D.2E/2F030131232333434535636737838939:3A;3B<3C=3D>3E?3F@40A41B42C43D44E45F46G47H48I49J4AK4BL4CM4DN4EO4FP50Q51R52S53T54U55V56W57X58Y59Z5A[5B\5C]5D^5E_5F`60a61b62c63d64e65f66g67h68i69j6Ak6Bl6Cm6Dn6Eo6Fp70q71r72s73t74第四十四页，共一百七十三页，2022年，8月28日u75w77y79{7B}7Dv76x78z7A|7C~7E其中，NUL表示空，BEL表示报警，LF表示换行，FF为走纸控制，CR为回车，SP表示Space键。注：ASCII码用8位二进制数表示时，其MSB为0。汉字内码中的8位二进制数，其MSB则为1。第四十五页，共一百七十三页，2022年，8月28日◆二进制数补码[1]二进制数的补码表示采用的是正负符号+绝对值表示法。此时补码的最高位为符号位，正数的最高位为0，负数的最高位为1。(1)二进制数的反码将二进制数的各位数码取反，就可以得到该二进制数的反码。所谓取反，就是将1变成0，将0变成1。应当注意：求一个二进制数的反码时，必须按照一定的字长进行，如8位字长或16位字长等。例如8位字长时,(11001010)B的反码为(00110101)B。第四十六页，共一百七十三页，2022年，8月28日(2)二进制数的补码1）正数的补码：为其原来的数码。2）负数的补码：将该负数对应的二进制正数的反码加1后，就可以得到该二进制负数的补码。例如：求-117的补码时，因为(117)D=(01110101)B，

01110101的反码为10001010，加1后得到-117的补码为:[-117]补=10001011=8BH。第四十七页，共一百七十三页，2022年，8月28日◆利用二进制数的补码实现减法运算■利用补码能够将二进制数的减法运算转换成加法运算。有公式：[X－Y]补＝[X]补+[-Y]补（1-4）例如：[42-11]补＝[42]补+[-11]补

＝(00101010)B+(11110101)B

=(100011111)B(超出字长的最高位舍掉)

所以42-11=[(00011111)B]补

=31

第四十八页，共一百七十三页，2022年，8月28日又如:[11-42]补＝[11]补+[-42]补

＝(00001011)B+(11010110)B

=(11100001)B

即[11-42]=-[(11100001)B]补。所以11-42=-31。

第四十九页，共一百七十三页，2022年，8月28日？？？用补码实现减法运算的原理所谓补码是由对原码求补而得。对于一个n位字长的数码X，有关系：所以，，

例如：１位10进制数时，[2]补=10-2=8，[6]补=4等。

7-2=(7+8)-10=5，3-6=(3+4)-10=-3。利用补码将二进制数的减法运算转变成加法运算，就是依据上述原理而给出的算法。减法变加法第五十页，共一百七十三页，2022年，8月28日问题为什么要使用二进制数码?什么是权?什么是基数?什么是MSB?什么是LSB?如何将十进制数转换成相应的二进制数?什么是编码?什么叫有权码?什么叫无权码?什么是ASCII码?它用几位二进制数表示?第五十一页，共一百七十三页，2022年，8月28日认识吗?binary，decimal，hexadecimal，encode，weight，base，add，substract，multiply，divide，shift，bit，word，Graycode，number，numbersystem，digitalsystem，symbol，successivedivision，successivemultiplication，remainder第五十二页，共一百七十三页，2022年，8月28日1.3

逻辑关系与逻辑门电路1.3.1基本逻辑关系自然界中许多事物之间存在着一定的逻辑关系。其中“与”、“或”和“非”是三种基本的逻辑关系。◆逻辑与关系逻辑“与”关系是指事物之间的这样一种逻辑关系：设有三个事件A，B和C。事件C的发生与否，是与A，B的发生与否有关的。其关系为：当A，B同时发生时，C才会发生。

如此，我们就称事件C的发生与否和事件A、B之间存在着“与”逻辑关系。记为C=A·B。第五十三页，共一百七十三页，2022年，8月28日我们还可以用记号0和1来标记事件的两种状态。一般用1表示事件的发生，用0表示事件的不发生。因此对于逻辑“与”关系就有：

0·0=0（1-5）

0·1=0（1-6）

1·0=0（1-7）

1·1=1（1-8）应当注意：逻辑与运算俗称“逻辑乘”运算。虽然逻辑乘在形式上与大家熟悉的算术乘法运算相同，但二者在内在含义上是完全不同的。第五十四页，共一百七十三页，2022年，8月28日◆例如在下图所示的电路中，开关S1、S2为串联连接，灯泡EL的发光与否就和S1、S2的闭合与否之间为逻辑“与”的关系。只有当S1、S2同时闭合时，EL才会发光。否则无论是S1、S2中哪一个单独闭合，或者两者全都关断，EL都是不会亮的。第五十五页，共一百七十三页，2022年，8月28日◆逻辑或关系逻辑“或”关系是指事物之间的这样一种逻辑关系：设有三个事件，A，B和C。事件C的发生与否，是与A，B的发生与否有关的。其关系为：当A，B中任何一个事件发生，都会导致C的发生。我们就称事件C的发生与否和事件A、B之间存在逻辑“或”的关系。记为C=A+B。第五十六页，共一百七十三页，2022年，8月28日对于逻辑“或”关系有：

0+0=0 (1-9)0+1=1 (1-10)1+0=1 (1-11)1+1=1 (1-12)应当注意:这里的“+”号和数值0、1都是表示逻辑关系的记号，不能与普通的算术运算相混淆。第五十七页，共一百七十三页，2022年，8月28日◆例如在下图所示的电路中，开关S1、S2为并联连接，灯泡EL的发光与否就和S1、S2的闭合与否之间为逻辑“或”的关系。无论是S1、S2中哪一个单独闭合，或者两者全都闭合，EL都会发光。只有当S1、S2全都关断时，EL才会不亮。第五十八页，共一百七十三页，2022年，8月28日◆逻辑非关系逻辑“非”关系是指事物之间的这样一种逻辑关系：设有两个事件，A和C。事件C的发生与否，是与A的发生与否有关的。其关系为：当A事件发生时，C一定不会发生；而当A事件不发生时，C一定会发生。我们就称事件C的发生与否和A之间存在逻辑“非”的关系。逻辑“非”，记为C=A’。对于逻辑“非”关系有：

0’=1 (1-13)1’=0 (1-14)第五十九页，共一百七十三页，2022年，8月28日◆例如在下图所示的电路中，开关S与灯泡EL并联；灯泡EL的发光与否就和S的闭合与否之间为逻辑“非”的关系。当S闭合时，EL被短路，不会发光；当S关断时，电流正常流过EL，灯泡发光。第六十页，共一百七十三页，2022年，8月28日◆复合的逻辑关系将基本的“与”、“或”和“非”等逻辑关系复合起来，就能够得到各种更为复杂的逻辑关系。如“与非”、“或非”、“异或”和“同或”等等。在右图，灯泡EL的发光与否，与开关S1、S2的闭合与否之间的逻辑关系为“与非”关系：只有S1、S2全都闭合时，EL才会不发光；除此之外的其它情况下，EL都将发光。与非逻辑关系，表示为C=(AB)’。第六十一页，共一百七十三页，2022年，8月28日或非逻辑关系在下图中，灯泡EL的发光与否，与开关S1、S2的闭合与否之间的逻辑关系为“或非”关系：只要S1、S2中有一个闭合，EL就会不发光；其它情况下，EL都将发光。或非逻辑关系，表示为C=(A+B)’。第六十二页，共一百七十三页，2022年，8月28日◆在下图中，灯泡EL的发光与否，与开关S1、S2和S3的闭合与否有关。它们之间的逻辑关系为：

EL=S3+(S1·S2)。第六十三页，共一百七十三页，2022年，8月28日上述逻辑关系存在的前提是规定事件只有两种可能的状态：发生或者不发生。因此它是一种二值逻辑。除了二值逻辑外，在数字逻辑科学中，还存在着多值逻辑的研究分支。例如：三值逻辑，四值逻辑等。本书内容仅限于对二值逻辑问题的讨论。在现实生活中，事物之间存在逻辑关系的例子还很多，这里我们就不再一一列举了。第六十四页，共一百七十三页，2022年，8月28日

基本逻辑门电路我们将输出与输入之间存在特定逻辑关系的电子电路称为逻辑门电路。根据前面介绍的逻辑关系的基本概念，逻辑门电路的输出和输入都应当有两种状态。在数字电路中，我们用电位的高低来区分这两种状态。对于最为常用的正逻辑约定，当电位为高电平时，记为1逻辑状态；当电位为低电平时，我们记为0逻辑状态。以此类推，所谓负逻辑就是将电位的高电平，记为0逻辑状态；而将电位的低电平，记为1逻辑状态。第六十五页，共一百七十三页，2022年，8月28日因为在数字逻辑电路中一般均采用正逻辑，故在本书的后续内容中，我们采用的都是正逻辑规定。做了上述规定之后，我们就可以确定逻辑门电路的特性了。第六十六页，共一百七十三页，2022年，8月28日◆门电路“与门”电路“与门”电路是输入输出之间存在逻辑“与”关系的电路。它可以有两个以上的输入端和一个输出端。其输入输出之间的关系为：当输入全接高电平时，输出才为高电平；只要输入端中有一个接低电平，输出就为低电平。图1-11a是一个2输入端与门电路的电路符号。第六十七页，共一百七十三页，2022年，8月28日“或门”电路“或门”电路是输入输出之间存在逻辑“或”关系的电路。它可以有两个以上的输入端和一个输出端。其输入输出之间的关系为：当输入有一个接高电平时，输出就为高电平；只有当输入端全接低电平时，输出才为低电平。图1-11b是一个2输入端或门电路的电路符号。第六十八页，共一百七十三页，2022年，8月28日第六十九页，共一百七十三页，2022年，8月28日“非门”电路“非门”电路是输入输出之间存在逻辑“非”关系的电路。它有一个输入端和一个输出端。其输入输出之间的关系为：当输入接高电平时，输出就为低电平；当输入接低电平时，输出则为高电平。图1-11c、d是非门电路的电路符号。第七十页，共一百七十三页，2022年，8月28日“与非门”和“或非门”常用的逻辑门电路还有“与非门”和“或非门”，它们的电路符号如图1-11f、g所示。“与非门”的逻辑功能相当于“与门”和“非门”的组合。“或非门”的逻辑功能相当于“或门”和“非门”的组合。第七十一页，共一百七十三页，2022年，8月28日“异或门”和“同或门”“异或门”电路是输入输出之间存在逻辑“异或”关系的电路。它有两个输入端和一个输出端。其输入输出之间的关系为：当两个输入电平不同时，输出就为高电平；当两个输入电平相同时，输出则为低电平。“异或”逻辑关系表示为C=A⊕B=AB’+A’B。第七十二页，共一百七十三页，2022年，8月28日“同或门”电路是输入输出之间存在逻辑“同或”关系的电路。它有两个输入端和一个输出端。其输入输出之间的关系为：当两个输入电平不同时，输出就为低电平；当两个输入电平相同时，输出则为高电平。“同或”逻辑关系表示为A⊙B=AB+A’B’。缓冲器“缓冲器”电路能够完成对数字信号放大的任务，其驱动负载的能力比普通门电路要强许多。图1-11e是缓冲器的电路符号。第七十三页，共一百七十三页，2022年，8月28日应当注意：在逻辑符号的左边为输入信号，在逻辑符号的右边为输出信号。也即规定信号的流向是从左到右的。如果信号的流向是从右到左的，则应当加箭头来表示。图1-11所示的门电路逻辑符号是IEC（InternationalElectrotechnicalCommission即国际电工委员会）标准符号。IEC标准也是我国目前采用的国家标准。关于IEC的二进制逻辑符号标准，本书附录C中有较为详尽的介绍。第七十四页，共一百七十三页，2022年，8月28日除了IEC标准符号外，目前国际上十分常用的另一种逻辑符号是“特异形逻辑符号”（distinctiveshapesymbols），如图1-12所示。特异形逻辑符号的特点是：每一种逻辑功能都有着相应的特殊形状。由于特异形逻辑符号在各种技术文献中十分常见，所以我们也应当了解并熟悉这种符号。第七十五页，共一百七十三页，2022年，8月28日第七十六页，共一百七十三页，2022年，8月28日◆半导体数字集成电路◆TTL与CMOS数字集成电路前面我们提到：输出端与输入端之间存在特定逻辑关系的电子电路称为逻辑门电路。目前在实际应用中，门电路一般用半导体集成电路实现，称为数字集成电路，或数字逻辑集成电路。现在中规模和小规模的半导体数字集成电路仍在实际工作中有着广泛的应用。74系列的TTL电路和4000系列的CMOS电路就是常见的两种中小规模数字集成电路。第七十七页，共一百七十三页，2022年，8月28日TTL（Tansistor-Transistor-Logic,即晶体管-晶体管-逻辑）电路是用双极型三极管构成的逻辑集成电路，它的工作速度较快，但功耗较大。电源电压限定在+5V上。CMOS（ComplementaryMetal-Oxide-Semiconductor）电路是用互补MOS管构成的数字逻辑集成电路。CMOS电路的速度稍慢，但功耗低，电源电压范围宽，一般取+3～+18V。另外CMOS电路的工艺简单，适合于大规模和超大规模集成电路的制造。第七十八页，共一百七十三页，2022年，8月28日（1）TTL数字集成电路的内部结构和工作原理简介下图是TTL与非门电路的内部电路图第七十九页，共一百七十三页，2022年，8月28日TTL与非门由多发射极三极管V1，分相三极管V2，上拉三极管V3、V4和下拉三极管V5；以及电阻R1～R5等组成。V1实现逻辑“与”功能。V2的集电极和发射极输出相位正好相反的电位信号。V3、V4导通时将门电路的输出上拉为高电平。V5导通时，则将门电路的输出下拉为低电平。下面我们来分析该电路的工作情况:因为V1的多个发射极相当于阳极接在一起的多个二极管；所以，当三极管V1的多个发射极中有接至低电平的时，V1就导通了。第八十页，共一百七十三页，2022年，8月28日只有当所有的发射极均接到高电平时，V1才会截止。第八十一页，共一百七十三页，2022年，8月28日当电路的输入端有接低电平的时，三极管V1导通、V2截止。因此V3

，V4导通、V5截止，uo输出高电平。

高电平第八十二页，共一百七十三页，2022年，8月28日TTL门电路输出高电平时的输出级电路高电平第八十三页，共一百七十三页，2022年，8月28日当电路的全部输入端接高电平时，三极管V1反向导通（其发射极与集电极互易），V2管也随之导通。因此V3，V4截止、V5导通，uo输出低电平。低电平第八十四页，共一百七十三页，2022年，8月28日TTL门电路输出低电平时的等效电路低电平第八十五页，共一百七十三页，2022年，8月28日注意：在上面电路图中，电流的方向为实际方向。我们对TTL与非门电路的工作原理，可以归纳如下：多发射极三极管实现“与”逻辑功能，分相三极管将信号分成两个相位相反的信号，上拉三极管和下拉三极管则起到增大电路输出能力的作用。上拉晶体管V3和下拉晶体管V4、V5构成的电路，称为图腾柱结构。第八十六页，共一百七十三页，2022年，8月28日（2）TTL门电路的电压传输特性TTL门电路的传输特性如下图所示。门电路的输出状态从高电平向低电平的转化，需要经过一定的过程。其中有一段曲线属于介于高、低电平之间的过渡区间，当逻辑门电路工作于稳态时应当避开这个过渡区间。过渡区第八十七页，共一百七十三页，2022年，8月28日（3）CMOS集成电路的内部结构和工作原理简介下图是CMOS非门(反相器)的电路图。两个MOS管为互补的N沟MOS管和P沟MOS管。PMOS管NMOS管SDDS第八十八页，共一百七十三页，2022年，8月28日当ui接低电平时，P沟MOS管导通、N沟MOS管截止，输出uo为高电平。第八十九页，共一百七十三页，2022年，8月28日CMOS反相器输出高电平时的等效电路第九十页，共一百七十三页，2022年，8月28日ui高电平时，P沟MOS管截止、N沟MOS管导通，输出uo为低电平。第九十一页，共一百七十三页，2022年，8月28日CMOS反相器输出低电平时的等效电路第九十二页，共一百七十三页，2022年，8月28日（4）CMOS反相器的电压传输特性因N沟MOS管和P沟MOS管是互补对称的，故CMOS非门高电平输出时的驱动特性和低电平输出的驱动特性是基本相同的，这一点与TTL电路不同。高电平输出特性低电平输出特性第九十三页，共一百七十三页，2022年，8月28日CMOS与非门的电路图第九十四页，共一百七十三页，2022年，8月28日当ui2接低电平时，V1管导通，V2、V4管截止；V3管虽然满足导通的条件，但由于它是与V4相串联的，V3管也是截止的。此时电路输出为高电平。第九十五页，共一百七十三页，2022年，8月28日CMOS与非门输出高电平时的等效电路第九十六页，共一百七十三页，2022年，8月28日当ui1、ui2均接高电平时，V1、V2管截止，V3

、V4管导通；此时电路输出为低电平。第九十七页，共一百七十三页，2022年，8月28日CMOS与非门输出低电平时的等效电路第九十八页，共一百七十三页，2022年，8月28日◆数字逻辑集成电路的封装、引脚图和符号数字逻辑集成电路的应用涉及集成电路的封装、引脚分布和电路符号等知识。数字集成电路的一个封装中，往往有多个单元电路。如：四个与非门、六个反相器等。集成电路各个管脚有着不同的电路功能，这称为集成电路的引脚分布。IEC逻辑符号能够很好地描述数字逻辑集成电路的逻辑功能和引脚分布。第九十九页，共一百七十三页，2022年，8月28日顶视图第一百页，共一百七十三页，2022年，8月28日1234567891011121314逆时针旋转第一百零一页，共一百七十三页，2022年，8月28日集成电路的引脚分布图正电源端接地端第一百零二页，共一百七十三页，2022年，8月28日IEC符号第一百零三页，共一百七十三页，2022年，8月28日第一百零四页，共一百七十三页，2022年，8月28日IEC逻辑符号的元件阵列表示法IEC符号的“极性”指示符：用三角形表示逻辑“非”关系。第一百零五页，共一百七十三页，2022年，8月28日几种数字集成电路的管脚图（顶视图）如下所示：第一百零六页，共一百七十三页，2022年，8月28日数字集成电路的IEC逻辑符号如下所示:第一百零七页，共一百七十三页，2022年，8月28日随着电子技术的发展，数字集成电路的性能不断改进、新产品和新技术不断涌现。目前传统的TTL和CMOS电路已经不再是数字集成电路的主流产品。代之的是高速度、低功耗、低工作电压等性能更优越的新品种。现在常用的高速CMOS数字集成电路，是CMOS电路的改进品种。其型号为74HCxx和74HCTxx。如：74HC00、74HCT00、74HC4002和74HCT4002等。高速CMOS数字集成电路74HCxx的工作电压为：+2V～+6V。74HCTxx的工作电压为：+4.5V～+5.5V。◆数字集成电路的各种类型第一百零八页，共一百七十三页，2022年，8月28日除了高速CMOS电路之外，还有BiCMOS、低压CMOS、和超低功耗CMOS工艺生产的各系列产品。BiCMOS集成电路是双极型器件与CMOS器件的混合电路，具有高速、驱动能力强和低功耗的特点。BiCMOS工艺常用于总线接口集成电路品种。超低压CMOS和超低功耗CMOS工艺产品特别适用于现代移动通讯设备。ECL数字集成电路和GaAs数字集成电路则具有极高的开关速度。第一百零九页，共一百七十三页，2022年，8月28日电路类型性能特点TTL晶体管-晶体管逻辑电路，工作速度较快，功耗较大。CMOS互补MOS管逻辑电路，工作速度稍慢，功耗低。HCMOS(高速CMOS)高速CMOS管逻辑电路，工作速度较快，功耗低。BiCMOS双极型管-CMOS管混合逻辑电路，工作速度较快，功耗低，驱动能力强。超低功耗CMOS功耗极低，适用于电池供电的袖珍设备。ECL射极耦合逻辑电路，工作速度快，功耗较大。GaAs砷化镓管逻辑电路，工作速度快，品种少。表1-3各种数字集成电路性能比较第一百一十页，共一百七十三页，2022年，8月28日本章仅对数字集成电路进行了简单的介绍，以使读者建立起关于半导体逻辑集成电路的基本概念。本书在第8章中对各种系列的数字集成电路、集成电路的使用方法等进行了详细而全面的介绍。关于半导体数字集成电路特点和应用等详细内容，读者可在第8章中阅读学习。第一百一十一页，共一百七十三页，2022年，8月28日◆集成门电路的主要技术参数想要用好集成门电路就必须了解其外特性，熟悉它们的技术参数。集成门电路的主要技术参数有：

输出高电平

VOH一般门电路的输出高电平VOH

，要比电源电压VCC或VDD要略低一些。如HCMOS电路，当VDD=+4.5V时，其VOH

≧4.4V。

输出低电平VOL一般门电路的输出低电平VOL

，约为零点几伏。如HCMOS电路，当VDD=+4.5V时，其VOL≦0.1V。第一百一十二页，共一百七十三页，2022年，8月28日

输入高电平电压

VIH输入高电平电压VIH是指在保证输出状态稳定条件下，门电路必须施加的输入高电平数值。由于半导体器件参数的离散性，必须规定参数VIH

。只要输入高电平大于等于VIH

，就能保证门电路的输出状态是确定的。VIH是门电路输入高电平的下限。

输入低电平电压VIL输入低电平电压VIL是指在保证输出状态稳定条件下，门电路必须施加的输入低电平数值。第一百一十三页，共一百七十三页，2022年，8月28日由于半导体器件参数的离散性，必须规定参数VIL

。只要输入低电平小于等于VIL

，就能保证门电路的输出状态是确定的。VIL是门电路输入低电平的上限。图1-16直观地描述了VIL和VIH的意义。对于一逻辑门电路而言，高于VIH的输入电压，即被认为是高电平输入；低于VIL的输入电压，即被认为是低电平输入。而介于VIL和VIH之间的输入电压，属于没有定义的电压范围。第一百一十四页，共一百七十三页，2022年，8月28日图1-16输入高电平与输入低电平第一百一十五页，共一百七十三页，2022年，8月28日

噪声容限VN逻辑门电路在工作时，不可避免地会受到干扰和噪声等有害信号的影响。为了保证门电路的正常工作，必须考虑门电路的噪声容限参数。我们将多个门电路相互级联工作时，前一级的输出即为后一级的输入。这时对于后一级来说，输入高电平的最小值为前一级的输出高电平最小值VOH(min)；而保证门电路正常工作的输入高电平下限值，就是电路的输入高电平电压VIH。所以，输入高电平时的噪声容限为：

VNH=VOH(min)-VIH

（1-15）第一百一十六页，共一百七十三页，2022年，8月28日当输入低电平时，输入低电平的最大值为前一级的输出低电平最大值VOL(max)

；而保证门电路正常工作的输入低电平上限值，就是电路的输入低电平电压VIL。所以，输入低电平时的噪声容限为：

VNL=VIL-VOL(max)

（1-16）例如对于TTL标准门电路，VOH(min)=2.5V，VOL(max)=0.4V，VIL=0.8V，VIH=2.0V，所以计算出VNL=0.4V，VNH=0.5V。第一百一十七页，共一百七十三页，2022年，8月28日噪声容限示意图第一百一十八页，共一百七十三页，2022年，8月28日

扇出系数

No扇出系数No是反映集成门电路输出能力(驱动能力)的参数。No是以标准门电路为负载时，门电路所能驱动门电路的最大数量值。

最大输出电流

Io最大输出电流Io是集成门电路能够输出的最大电流值。

Io有高电平输出电流IoH与低电平输出电流IoL参数之分。对于CMOS电路，二者是相同的。对于HCMOS电路，Io约为25mA。对于TTL电路，由于图腾柱电路的特点，其IoH数值约为0.4mA，IoL数值约为8mA。第一百一十九页，共一百七十三页，2022年，8月28日

平均传输延迟时间tpd集成电路中的晶体管从导通变为截止，或从截止变为导通都需要经过一定的时间；所以从门电路输入端加上激励信号，到输出端产生相应的输出信号，二者之间会存在一定的时间延迟，如右图所示。这个延迟时间就是门电路的传输延迟时间参数。输入信号输出信号第一百二十页，共一百七十三页，2022年，8月28日平均传输延迟时间tpd=(tpd1+tpd2)/2是反映集成门电路开关速度的参数。tpd

越小门电路的开关速度越快，反之亦然。第一百二十一页，共一百七十三页，2022年，8月28日电子电路的开关速度问题对于BJT晶体管，其PN结从导通状态转变为截止状态时，存在着载流子的存储效应。载流子在PN结的空间电荷区内由堆积到消失，需要一定的时间；反之亦然。对于CMOS晶体管，栅极与源极之间存在电容Ｃgs。因此CMOS晶体管的导通与截止过程伴随着存在栅极电容的充放电现象，这也是需要花费一定时间的。上述因素就是造成逻辑门电路存在信号传输延迟的原因。第一百二十二页，共一百七十三页，2022年，8月28日例题在下面的电路中，如果数字集成电路为TTL电路，电阻RL的阻值不能小于多少？如果为HCMOS电路，电阻RL的阻值不能小于多少？第一百二十三页，共一百七十三页，2022年，8月28日解:(1)当电路为TTL集成电路时，其IoH数值约为0.4mA，IoL数值约为8mA。按VOH=5V，VOL=0V估算，得：a电路RL≥(5V/0.4mA)=12.5kΩ，b电路RL≥(5V/8mA)=0.625kΩ(2)当电路为HCMOS集成电路时，其IoH=IoL,，数值约为25mA。按VOH=5V，VOL=0V估算，得：a电路和b电路都为：RL≥(5V/25mA)=0.2kΩ。答：对于TTL电路，a电路RL不能小于12.5kΩ，b电路RL不能小于625Ω；对于HCMOS电路，a电路和b电路均为RL不能小于200Ω。第一百二十四页，共一百七十三页，2022年，8月28日问题什么是逻辑关系？基本的逻辑关系有哪几种？什么是二值逻辑？什么是多值逻辑？什么是正逻辑约定？什么是负逻辑约定？最常用的是哪一种逻辑约定？什么是IEC逻辑符号？什么是特异形逻辑符号？逻辑符号上的信号流向是怎样的？常见的逻辑集成电路有哪几种？目前主流的逻辑集成电路是什么？第一百二十五页，共一百七十三页，2022年，8月28日问题（续）与TTL电路相比，CMOS(HCMOS)逻辑电路的优点有哪些？集成逻辑门电路的主要技术参数有哪些？分别是什么含义？门电路的平均传输延迟时间与门电路的最高工作频率有什么关系？第一百二十六页，共一百七十三页，2022年，8月28日1.4

逻辑代数逻辑代数也称为布尔（Boolean）代数，得名于英国数学家乔治.布尔。在逻辑代数中一般用大写字母A、B、C、D等表示逻辑变量。所谓逻辑变量就是取值可以是逻辑值0或1的变量。我们用“·”表示逻辑“与”运算，用“+”表示逻辑“或”运算，用“ˉ”表示逻辑“非”运算①。用逻辑变量和逻辑运算符组成的表达式称为逻辑表达式或逻辑函数。逻辑代数是一种可以对逻辑关系进行描述、数学运算和化简的数学工具。①第一百二十七页，共一百七十三页，2022年，8月28日1.4.1真值表真值表是表示逻辑关系的基本方法之一。其它常用的方法还有：逻辑表达式（逻辑函数），逻辑电路图，波形图，卡诺图和立方等。真值表就是将输入变量所有可能的逻辑状态列出，然后根据逻辑关系的意义，在表中填入输出变量的函数值而成。2输入与逻辑的真值表如表1-4所示。因为每个输入变量都有2种取值可能，所以共有4种可能的状态。第一百二十八页，共一百七十三页，2022年，8月28日ABA·B000010100111表1-4与门的真值表第一百二十九页，共一百七十三页，2022年，8月28日表1-5或门的真值表ABCA+B+C00000011010101111001101111011111●

3输入或逻辑的真值表如表1-5所示。第一百三十页，共一百七十三页，2022年，8月28日AA’0110表1-6非门的真值表●

非逻辑的真值表如表1-6所示。第一百三十一页，共一百七十三页，2022年，8月28日AB(AB)’001011101110表1-7与非门的真值表●

2输入与非逻辑的真值表如表1-7所示。第一百三十二页，共一百七十三页，2022年，8月28日AB(A+B)’001010100110表1-8或非门的真值表●

2输入或非逻辑的真值表如表1-8所示。第一百三十三页，共一百七十三页，2022年，8月28日ABA⊕B000101011110表1-9异或门的真值表●

异或逻辑的真值表如表1-9所示。第一百三十四页，共一百七十三页，2022年，8月28日ABA⊙B001010100111表1-10同或门的真值表●

同或逻辑的真值表如表1-10所示。第一百三十五页，共一百七十三页，2022年，8月28日1.4.2逻辑代数的基本运算法则1.变量与常量之间的关系

(1)A+0=A（1-17）

(2)A+1=1（1-18）

(3)A·0=0（1-19）

(4)A·1=A（1-20）2.补律

(1)A+A’=1（1-21）

(2)A·A’=0（1-22）第一百三十六页，共一百七十三页，2022年，8月28日3.交换律(1)A+B=B+A（1-23）(2)A·B=B·A（1-24）4.结合律(1)(A+B)+C=A+(B+C)（1-25）(2)(A·B)·C=A·(B·C)（1-26）5.等幂律(1) A+A=A （1-27）(2) A·A=A （1-28）第一百三十七页，共一百七十三页，2022年，8月28日6.分配律(1)A·(B+C)=A·B+A·C（1-29）(2)A+B·C=(A+B)(A+C)（1-30）注意：式(1-29)与式(1-30)是对偶的。证明：

(A+B)(A+C)=A(A+C)+B(A+C)=AA+AC+BA+BC=A+AC+AB+BC=A(1+C+B)+BC=A+BC第一百三十八页，共一百七十三页，2022年，8月28日AB(A+B)’A’B’0011010010001100表1-11(A+B)’和A’B’的真值表7.反演律(狄.摩根定律)(A+B)’=A’B’(1-31)(A·B)’=A’+B’(1-32)证明：只要画出(A+B)’和A’B’的真值表，就可以证明公式(1-31)的成立。第一百三十九页，共一百七十三页，2022年，8月28日8.吸收律(1)A+A·B=A（1-33）(2)A·(A+B)=A（1-34）注意：式（1-33）与式（1-34）是对偶的。9.非之非律(A’)’=A（1-35）第一百四十页，共一百七十三页，2022年，8月28日10.逻辑代数的代入法则在任何一个逻辑等式中，如果在等式两边将所有出现某一变量的地方，都用代以另一式子（函数），则等式仍然成立，这就是代入法则。例：对于狄.摩根定律(A+B)’=A’B’、(AB)’=A’+B’，用代入法则就可以推出：

(A+B+C+D)’=A’B’C’D’(ABCD)’=A’+B’+C’+D’第一百四十一页，共一百七十三页，2022年，8月28日11.反演规则对于任何一个逻辑表达式，如果将Y式中的所有“·”换成为“+”，而所有的“+”换成为“·”；常数“0”换成为“1”，“1”换成为“0”，A换成为A’，B’换成为B…；同时保持运算的优先次序不变（说明：在逻辑表达式中，括号的优先级最高，“·”的优先级高于“+”的优先级），则得到的式子就是Y’。例：Y=f(A,B,C,D)=A+BC+B’D，则Y’=A’(B’+C’)(B+D’)。第一百四十二页，共一百七十三页，2022年，8月28日12.对偶规则对于任何一个逻辑表达式，如果将式中的所有“·”换成为“+”，而所有的“+”换成为“·”；常数“0”换成为“1”，“1”换成为“0”；同时保持运算的优先次序不变，所得到的式子称为原式的对偶式。若两个式子相等，则它们的对偶式也一定相等。式(1-30)与(1-34)就是这样的实例。第一百四十三页，共一百七十三页，2022年，8月28日

用逻辑代数化简逻辑电路在实际应用中，有必要对逻辑表达式进行化简，因为许多不同的表达式是等价的。采用化简了的逻辑表达式来构成逻辑电路，显然会大大减少逻辑门的数目、降低设计的成本。例如：f(A,B,C)=AB+A’C+BC=AB+A’C可以采用单一种类的门电路为基础来具体实现某一功能的逻辑电路。如用“与非门”或者“或非门”，以及其它形式的门电路单元来构成整个电路。或者也可以用不同种类的门电路混合而成。第一百四十四页，共一百七十三页，2022年，8月28日一般地，我们可以采用“与非门”作为构成电路的基本单元。首先将电路的逻辑表达式进行化简，然后用狄.摩根公式(AB)’=A’+B’将化简后的逻辑函数变成与非门可以实现的形式。如：Y=AB+A’C=((AB)’)’+((A’C)’)’=((AB)’(A’C)’)’这里Y=(αβ)’，其中α

=(AB)’，β

=(A’C)’；都是与非门可以实现的形式。第一百四十五页，共一百七十三页，2022年，8月28日其逻辑电路如图1-19所示。