飞卡单片机与嵌入式系统实践演示文稿

飞卡单片机与嵌入式系统实践演示文稿第一页，共二十页。优选飞卡单片机与嵌入式系统实践第二页，共二十页。目录7.1HCS08单片机时钟系统7.2ICG的操作寄存器7.3时钟模块工作模式7.4时钟系统配置与应用7.5项目实践项目1ICG功能基础实践项目2LED闪烁调速控制3第三页，共二十页。7.1HCS08单片机时钟系统

时钟系统是微控制器工作的基础，MCU的所有操作均在一定的时钟节拍下统一而协调地运行。因此，在设计嵌入式应用系统电路时要注意时钟系统的工作质量和稳定性。HCS08单片机具有性能优异的内部时钟发生装置，能在较低的外部时钟下实现较高的内部时钟频率，从而降低了系统的高频噪声和电路设计的复杂度，提升了系统性能。4第四页，共二十页。7.1HCS08单片机时钟系统

7.1.1系统时钟分配

HCS08微控制器的时钟系统主要由S08内部时钟发生器（ICG)、系统时钟控制（SYSTEMCONTROLLOGIC）和总线时钟（BUSCLK）等部分组成。5第五页，共二十页。7.1HCS08单片机时钟系统

7.1.2ICG组成结构

内部时钟发生器ICG模块采用锁频环技术FLL和内部倍频技术等，可在无需任何外界时钟发生器的情况下，通过软件设置实现高达20MHz的内部总线时钟频率。ICG由4个子模块构成：振荡器模块、内部参考时钟发生器、锁频环(FLL)和时钟选择模块。6第六页，共二十页。7.1HCS08单片机时钟系统

7.1.2ICG组成结构(1)振荡器模块用于外接晶体振荡器，可通过软件选择两种晶体振荡器频率范围：32～100kHz低频范围或1～16MHz高频范围，以获得最佳的启动和稳定性能。(2)内部参考时钟发生器由两个可控时钟源组成：一个产生大约8MHz的ICGLCLK时钟，可作为背景调试控制器的局部时钟；另一个内部时钟参考源ICGIRCLK的典型值为243kHz，可作为FLL模的参考输入。7第七页，共二十页。7.1HCS08单片机时钟系统

7.1.2ICG组成结构(3)锁频环

FLL锁频环用于倍频内部或者外部时钟源，得到一个非常高且稳定的频率输出，结构如下图所示。FLL由3个主要模块组成：时钟参考选择、数控振荡器和用于比较其他两个模块输出的数字环路滤波器。8第八页，共二十页。7.1HCS08单片机时钟系统

7.1.2ICG组成结构(4)时钟选择模块该模块用于选择不同的时钟源连接到系统时钟树上，ICGDCLK是FLL输出的倍频时钟，ICGERCLK是晶体或外部时钟源参考时钟频率，FFE是一控制信号，用于控制系统固定时钟，ICGLCLK是背景调试控制器(BDC)的时钟源。

ICG模块的输出时钟有四个时钟：ICGOUT、FFE、ICGLCLK和ICGERCLK。ICG的主输出为ICGOUT，它用于生成CPU和系统总线的时钟信号。FFE是ICG内部产生的一个控制信号，用于选定固定时钟XCLK的颁率fXCLK。ICGLCLK，大约8MHz的内部自供时钟源ICGLCLK来加快BDC通信。ICGERCLK，外部参考时钟ICGERCLK可被用于实时中断时钟源，也可用于ADC模块时钟ALTCLK的时钟源。9第九页，共二十页。7.1HCS08单片机时钟系统

7.1.3时钟系统性能特性

对于飞思卡尔S08系列的CPU而言，由于时钟频率是总线时钟频率的2倍，最高总线频率为20MHz，因而CPU速率可达40MHz。工作时MCU除了可以对外接的高频时钟2分频得到总线时钟外，内部也可以通过ICG对外接的32～100kHz范围的低频时钟或1～16MHz范围的高频时钟进行倍频，得到高达20MHz的总线时钟频率。

利用外接低频时钟源获得较高的内部操作时钟，是FreescaleMCU的特点和优点之一，这样可以大大降低系统的高频噪声，提高系统的EMC性能，增强系统的可靠性和稳定性。ICG模块提供了多种时钟源选择，允许用户在成本、精度、电流驱动和性能等方面做出各种选择10第十页，共二十页。7.2ICG的操作寄存器

ICG模块具有两个8位的控制寄存器(ICGC1、ICGC2)，两个8位的状态寄存器(ICGS1、ICGS2)，一个12位的滤波寄存器(ICGFLT)和一个8位的调整寄存器(ICGTRM)。用户对ICG模块的操作都是通过对这些寄存器的设定来实现的。（1）ICG控制寄存器1（ICGC1）11第十一页，共二十页。7.2ICG的操作寄存器

（2）ICG控制寄存器2（ICGC2）（3）ICG状态寄存器1（ICGS1）（4）ICG状态寄存器2（ICGS2）12第十二页，共二十页。7.2ICG的操作寄存器

（5）ICG滤波器寄存器（ICGFLTU、ICGFLTL）（6）ICG调整寄存器（ICGTRM）13第十三页，共二十页。7.3时钟模块工作模式

HCS08单片机的ICG模块具有5种工作模式：关断(OFF)模式、自时钟(SCM，Self-ClockedModel)模式、启用FLL且采用内部时钟源模式(FEI，FLLEngagedInternal)、旁路FLL且采用外部时钟源模式(FBE，FLLBypassedExternal)和启用FLL且采用外部时钟源模式(FEE，FLLEngagedExternal)SCM和FEI两种模式都不需要外接元件，MCU可以使用内部时钟源产生系统时钟。14第十四页，共二十页。7.3时钟模块工作模式

7.3.1OFF模式当执行STOP指令后，CPU进入STOP模式，内部时钟输出ICGOUT关闭，ICG模块将停止所有的时钟活动进入OFF模式。7.3.2自时钟模式（SCM）

自时钟模式(SCM)是MCU复位之后的默认工作模式，在复位后立即进入，此时ICGOUT的频率通常约为8MHz左右，这样无须用户编程就可以快速、可靠地得到4MHz的总线频率。15第十五页，共二十页。7.3时钟模块工作模式

7.3.3FLL内部时钟模式（FEI）在FEI模式下，MCU不需要外接晶振，而是使用内部FLL对内部243kHz的参考时钟IRG进行倍频生成ICGOUT时钟频率，即fICGOUT=(fIRG／7)×64×N/R

式中，fICGOUT的典型值为243KHz；N为倍频因子取值范围从4到18，按2递增；R为分频因子，取值范围从l到128，按2的幂级数递增；N和R都是通过控制寄存器ICGC2中的MFD位和RFD位设定的。16第十六页，共二十页。7.3时钟模块工作模式

7.3.4FLL旁路外部时钟模式（FBE）在FBE模式下，ICG内部FLL被旁路，MCU不再使用倍频电路，而仅仅对外部时钟ICGERCLK进行分频生成系统时钟，即fICGOUT=fEXT/R式中，R为分频因子，取值范围从1到128，按2的n次幂递增，可通过控制寄存器ICGC2中的RFD位设定。

当外接晶振时，晶振的频率必须处于32～100kHz的低频范围（RANGE=0）或者1～16MHz的高频范围（RANGE=1），此时还应该确保ICG1寄存器中的REFS被设置为1；当使用外部时钟源时，高、低频率范围被忽略，方波的频率要被限定在40MHz以内，并且要把ICG1寄存器中的REFS位设为0.17第十七页，共二十页。7.3时钟模块工作模式

7.3.5FLL外部时钟模式（FEE）在FEE模式下，MCU使用内部的FLL对外部参考时钟ICGERCLK进行倍频生成系统时钟，即

fICGOUT=fEXT×P×N/R式中，外接晶振频率fEXT=32～100kHz低频范围时P=64，外接晶振频率fEXT=2～10MHz高频范围时P=l；N为倍频因子，取值范围从4到18，按2递增；R为分频因子，取值范围从l到128，按2的n次幂递增；N和R都通过控制寄存器ICGC2中的MFD位和RFD位设定。FEE模式下外部时钟源的最高频率限定在10MHz以内以免DCO时钟溢出。FLL的倍频因子最大为4，由于4×10MHz=40MHz，已经等于DCO的限制值，所以外部参考时钟源不能快于10MHz。18第十八页，共二十页。7.4时钟系统配置与应用

7.4.1时钟选择方法

在一些应用中常常会涉及到使用准确的参考时钟，或采用最低功耗时钟，甚至是一些低成本的时钟系统，对此，HCS08单片机的ICG