接口技术课程2课件

第二章8086系统结构2-28088/8086的存储器组织2-38086的系统配置及引脚功能2-48086CPU时序2-18086CPU结构12-18086CPU结构第二章8086系统结构一、8086CPU的内部结构

属第三代微处理器运算能力：数据总线：DB－16bit（8086）/8bit（8088）地址总线：AB－20bit

内存寻址能力220＝1MB21.总线接口部件BIU（BusInterfaceUnit)

组成：16位段寄存器，指令指针，20位地址加法器，总线控制逻辑，6字节指令队列。作用：负责从内存指定单元中取出指令，送入指令流队列中排队；取出指令所需的操作数送EU单元去执行。工作过程：由段寄存器与IP形成20位物理地址送地址总线，由总线控制电路发出存储器“读”信号，按给定的地址从存储器中取出指令，送到指令队列中等待执行。*当指令队列有2个或2个以上的字节空余时，BIU自动将指令取到指令队列中。若遇到转移指令等，则将指令队列清空，BIU重新取新地址中的指令代码，送入指令队列。*指令指针IP由BIU自动修改，IP总是指向下一条将要执行指令的地址。33.8086CPU结构的特点：

减少了CPU为取指令而等待的时间，提高了CPU的运行速度。5二、8088/8086的寄存器结构1.通用寄存器组3.2个控制寄存器4.4个段寄存器8088/8086有14个16位寄存器2.指针/变址寄存器6*4个16位的

数据寄存器（AX，BX，CX，DX）寄存器既可存放数据，也可存放地址。1.通用寄存器组*既可作为16位寄存器也可作为8位寄存器使用。（例：AH，AL）8bit寄存器只能存放数据。*各寄存器隐含用法*通用性强，对任何指令都具有相同的功能73.指令指针和状态寄存器（1）指令指针IP

是一个16位的专用寄存器。当BIU从内存中取出一条指令，自动修改IP，始终指向下一条将要执行的指令在现行代码段中的偏移量。8086/8088中的某些指令执行后会改变IP的内容，但用户不能编写指令直接改变IP的内容。*IP是指令地址在代码段内的偏移量（又称偏移地址），IP要与CS配合构成共同物理地址。（2）状态（标志）寄存器PSWPSW是一个16位的专用寄存器（6位状态位，3位控制位）存放运算结果的特征。9CF（进位标志）：当运算结果的最高位（D7/D15）出现进位（借位）时，CF=1；PF（奇偶校验标志）：当运算结果中“1”的个数为偶数时，PF=1；AF（辅助进位标志）：当结果的D3向D4（低位字节）出现进位（借位）时，AF=1；ZF（零标志）：当运算结果为零时，ZF=1；SF（符号标志）：当运算结果的最高位D7/D15为1时，SF=1；OF（溢出标志）：当运算结果超过机器所能表示的范围时，OF=1；DF（方向标志）：在字符串操作时，决定操作数地址调整的方向，DF=1，为递减；IF（中断允许标志）：IF=1，允许CPU响应外部的可屏蔽中断；TF（陷阱标志）：当TF=1，CPU每执行一条指令便自动产生一个内部中断，在中断服务程序中可检查指令执行情况。D0D2D4D6D15D11D8104.段寄存器*CS（代码段寄存器）指向当前的代码段，指令由此段取出；*SS（堆栈段寄存器）指向当前的堆栈段，栈操作的对象是该段存储单元的内容；*DS（数据段寄存器）指向当前的数据段，该段中存放程序的操作数；*ES（附加段寄存器）指向当前的附加段，主要用于字符串数据的存放，也可以用于一般数据的存放。

8086/8088按信息存储的不同性质分为四类，分别由四个段寄存器存放该段的首地址，或称为段地址。1100000H逻辑段2<=64KB逻辑段1起点逻辑段2起点逻辑段3起点逻辑段4起点FFFFFH逻辑段1<=64KB逻辑段4<=64KB逻辑段3<=64KB

每个段的首地址称为“段基值”，“段基值”必须能被16整除（XXXX0H）。程序执行前，分别对相应的段寄存器CS，DS，SS，ES置“段基值”，若程序长度大于64KB，则可通过对CS送新的“段基值”将程序转移到新段中。13逻辑地址：允许在程序中编排的地址；2.20位物理地址的形成物理地址：信息在存储器中实际存放的地址；从00000H---FFFFFH，是CPU访问存储器的实际地址对给定的任一存储单元，有两部分逻辑地址：段基址（段地址）——由CS，DS，SS，ES决定段内偏移量（段内有效地址）——（该单元相对于段基址的距离）段地址 0000段内有效地址+0000物理地址(20bit)16bit16bit20bit143.逻辑地址的来源；操作类型隐含段地址替换段地址偏移地址取指令CS无IP堆栈操作SS无SPBP间址SSCS、DS、ESEA存/取操作数DSCS、SS、ESEA源字符串DSCS、SS、ESSI目的字符串ES无DI15硬件条件：（1）将1M的存储空间分成两个存储体：偶地址和奇地址存储体00000000010000200004FFFFEFFFFF0000300005512K*8bitA0=0512K*8bitA0=1D0D7D8D15（2）将数据总线的低8位与偶地址存储体数据线相连，数据总线的高8位与奇地址存储体数据线相连。（3）用地址线A0和BHE信号选择存储体178086地址锁存器奇存储体偶存储体A1—A19A0BHEA0—A19BHED0—D7D8—D15BHEA0操作总线使用情况00从偶地址开始读/写一个字AD15--AD001从奇地址开始读/写一个字节AD15--AD810从偶地址开始读/写一个字节AD7--AD011无效

1814230H1422FH1422EH1422DH字(16bit)数据地址1422EH低位在低地址，高位在高地址H(高8bit)L(低8bit)字节地址字节地址

存储器二个连续字节组成一个字，一个字中的每一个字节都有各自的字节地址。存入时以低位字节在低地址，高位字节在高地址的次序存放，字单元的地址以低位地址表示。若要求8086在一个总线周期访问一个整字（16位）时，则该字的地址为偶地址（“对准好”的字）。如果则该字的地址为奇地址（“未对准好”的字），则8086要用两个连续的总线周期访问一个整字，每个周期访问一个字节。数据存放格式条件：1900FAH00FBH00FCH00FDH00FEH00FFH0100H36H95H2、(SP)-2→SP(AH)→00FFH

(AL)→00FEH(SP)=00FEH(AX)=9536H(BX)=0475H(AX)=0475H(BX)=9536H1、MOV SP，0100H2、PUSHAX3、PUSHBX4、POP AX5、POP BX例：执行压栈和出栈的过程75H04H3、(SP)-2→SP(BH)→00FDH

(BL)→00FCH

(SP)=00FCH1、设栈底(SP)=0100H4、(00FCH)→AL(00FDH)→AH(SP)+2→SP(SP)=00FEH

75H04H5、(00FEH)→BL(00FFH)→BH(SP)+2→SP(SP)=0100H36H95H212-38086的系统配置及引脚功能

特点：系统中存储器芯片，I/O芯片不多；地址总线由AD0~AD15，A16/S3~A19/S6通过8282锁存器构成；数据总线直接由AD0~AD15构成（也可加总线驱动8286）；控制总线由CPU的控制线提供，构成一小型、单处理机系统。一、最小模式系统（MN/MX引脚接+5V电源）

8086CPU是16位处理器，采用40引脚的DIP封装。40条引脚信号按功能可分为4部分：地址总线，数据总线，控制总线以及其他（时钟、电源）。2282848282存储器8286I/O接口VccVccCLKMN/MXRDWRIO/MALEA16-A19AD0-AD15DT/RDENINTAINTRREADYRESET8086CPUSTBTOE数据总线地址总线OE8088最小组态系统配置图时钟发生器BHEBHE在最小模式系统中，还需加入：1片8284A3片8282/82832片8286/828723系统控制信号由总线控制器8288提供，用于多处理机和协处理机结构中。8086最大组态系统配置图二、最大模式（组态）系统（MN/MX引脚接地）8288为总线控制器，输入8086的总线状态信号，输出总线命令和控制信号。8089为总线裁决器，用于裁决哪个处理器拥有对总线的使用权。25状态线S2、S1、S0的编码S2S1S0性能000中断响应001读I/O端口010写I/O端口011暂停Halt100取指101读存储器110写存储器111无源262-48086CPU时序一.指令周期、总线周期、时钟周期指令周期（InstructionCycle)：执行一条指令所需要的时间。（一个指令周期由一个或若干个总线周期组成）总线周期（BusCycle)：CPU完成对存储器或I/O端口一次访问所需的时间；时钟周期（ClockCycle)：时钟频率的倒数,是CPU的时间基准（T状态);（若8086的主频为5MHZ，一个时钟周期为200ns）29

一个总线周期一般由四个T组成。T1：输出地址；T2、T3：传送数据。若存储器或外设速度慢，可插入等待周期Tw。

若一个总线周期后不执行下一个总线周期，即总线上无数据传输操作，系统总线处于空闲状态，此时执行空闲周期。T1T2T3TwTwT4T1T2T4总线周期30二.几种基本时序1.读总线周期地址A19---A0M/IO：在整个读周期有效，1=I/O读，0=M读；ALE：T1期间出现正脉冲，下降沿锁存地址信息；RD：在T2-T3期间有效；DT/R：在整个总线周期为低电平，表示读周期；DEN：在T2-T3期间为低电平，表示数据有效。存储器读时序312、T1上升沿ALE=0锁存地址信号A19～A0，存储器读时序说明3、T2开始RD＝0，存储器开始读DEN＝0，DB上允许数据有效4、T4开始DB上数据稳定。RD、DEN恢复为1，CPU获得数据5、T4结束DT/R=1，存储器读周期结束1、T1开始(