数字电子技术复习课

数字电子技术总复习主要讲授内容绪论逻辑函数及其简化组合逻辑电路集成触发器、时序逻辑电路半导体存储器可编程逻辑器件模数转换器和数模转换器。基本要求掌握常用数制与编码，熟练掌握逻辑代数基本定理和运算规则，能熟练运用公式法和卡诺图法化简逻辑函数。熟练掌握逻辑门和触发器的逻辑功能，熟练掌握组合逻辑电路、时序逻辑电路的基本分析方法和设计方法。掌握常见中、大规模集成器件的功能及应用。了解A/D转换器和D/A转换器的转换原理，掌握常见A/D转换器和D/A转换器的特点及应用。

第1章绪论一、基本概念和知识点：1.数字信号与模似信号、模拟电路与数字电路；

2.数制和码制、二—十进制代码；

3.算术运算与逻辑运算。

二、重点：

1.二进制与十进制之间的转换

2.二—十进制代码（BCD码）与二进制码，有权BCD码与无权BCD码的概念；

3.算术运算与逻辑运算的区别。问题：数字信号与模拟信号的区别？将二进制数转换成十进制数的方法？（按权展开法）将十进制数转换成二进制数的方法？整数部分：除2取余法；小数部分：乘2取整法。二—十进制代码（BCD码）与二进制码的区别？算术运算与逻辑运算的区别？第2章逻辑函数及其简化一、主要内容：基本逻辑及基本逻辑运算；真值表及逻辑函数；三个规则、常用公式；逻辑函数的标准形式；逻辑函数的公式化简法和卡诺图化简法。

二、重点知识结构：三、综合练习题例1、概念题：1、如果两个逻辑函数真值表相等，就一定有相同形式的逻辑表达式。2、数字电路中最基本的逻辑运算有哪几种？3、逻辑函数的标准形式分为哪两种？4、若变量ABCDE取值为00111的值为1，则此最小项是？最大项是？5、当两个输入变量的取值相同时，输出为0，否则输出为1，这种逻辑关系是？三、综合练习题例2（习题2-3）:直接写出下列各函数的反函数表达式及对偶函数表达式：

三、综合练习题（续）例3（习题2-4）.用公式证明下列各等式:

左式：

三、综合练习题（续）例4：化简下列逻辑函数：

=？

=？例5：

有3个温度探测器，当探测的温度超过60oC时，输出信号为1，如果探测的温度低于60oC时，输出信号为0，当有两个或两个以上的温度探测器输出信号为1时，总控制器输出1信号，自动控制调控设备，使温度降低到60oC以下。试求解以下问题：1、总控制器的真值表；2、两种标准的逻辑表达式；3、分别应用公式法和卡诺图法化简与-或表达式；4、分别写出反函数表达式和对偶函数表达式。解：相当于三输入表决电路。ABCF00000101001110010111011100010111积之和式：和之积式：简化的与-或表达式：归纳：1.由实际问题作出真值表的方法：2.逻辑函数的相等：真值表相等。3.两种标准逻辑函数表达式的写法：4.最小项的概念：设有n个变量的逻辑函数，在由此n个变量组成的乘积项（与项）中，若每个变量都以原变量或反变量的形式出现一次，而且仅出现一次，则这样的乘积项称为n变量逻辑函数的最小项。n个变量的所有最小项有2n个。对于任意一个最小项，只有一组变量的取值可以使其值为1，其余均为05.由逻辑原函数求反函数和对偶函数的方法：6.公式法化简逻辑函数的方法：7.卡诺图化简逻辑函数的方法：第4章组合逻辑电路一、主要内容：组合逻辑电路的分析：

组合逻辑电路分析的一般步骤全加器、编码器、译码器、数值比较器、数据选择器组合逻辑电路的设计：

采用小规模集成电路的设计；采用中规模集成电路的设计。二、重点知识结构图(1)

重点知识结构图(２)—用SSIC实现组合逻辑电路设计

重点知识结构图(3)—用MSIC实现组合逻辑电路设计一、组合逻辑电路分析方法分析：根据给定的逻辑电路图，归纳出该逻辑电路的逻辑功能。组合逻辑电路的分析通常采用代数法，一般按照以下步骤进行：

(1)根据给定组合逻辑电路的逻辑图，从输入端开始，逐级推导出输出端的逻辑函数表达式；

(2)由输出函数表达式，列出它的真值表；

(3)从逻辑函数表达式或真值表，概括出给定组合逻辑电路的逻辑功能。二、全加器&&&ABCOγβα图4-1-2

1位全加器=1=1FCI根据F及CO的表达式，列出真值表。按照组合逻辑电路的分析步骤，首先写出各级逻辑门的输出表达式：全加器真值表1111101011011011000101110100101010000000FCOBACI由真值表可见，若A、B为两个输入的1位二进制数，CI为低位二进制数相加的进位输出到本位的输入，则F为三者之和，CO为三者相加向高位的进位输出。因此，该电路可完成1位二进制数全加的功能，称为全加器。三、译码器

概念：译码是编码的逆过程，将输入的每个二进制代码赋予的含义“翻译”过来，并给出相应的输出信号。具有译码功能的逻辑部件称为译码器。

2线-4线译码器根据译码的概念，译码器的输出端子数N和输入端子数n之间应该满足关系式：N≤2n。&&&&11111.Y0STY1Y2Y3A0A1译码器逻辑图写输出表达式：STA1A0Y3Y2Y1Y01××111100011100011101010101101101112线-4线译码器真值表由输出表达式列真值表。1－高电平，0－低电平，×－任意，低电平有效。由真值表可见，在选通端ST（低电平有效）为0时，对应译码地址输入端A1、A0的每一组代码输入，都能译成在对应输出端输出低电平0。在译码的过程中，任何时刻只有一个输出端为有效电平，且其余输出端都为相反的电平。

概念：能完成比较两个数字的大小或是否相等的各种逻辑功能电路统称为数值比较器。四、数值比较器

１位数值比较器1位数值比较器&A&&≥1&BFA＞BFA＝BFA＜B&☉根据电路写表达式：根据表达式列写数值比较器的真值表：真值表输入输出ABFA＞BFA=BFA＜B00010010011010011010

采用中规模集成器件实现组合逻辑函数

１．方法及依据中规模集成器件都具有某种确定的逻辑功能，可以写出输出和输入关系的逻辑函数表达式。采用集成器件实现逻辑函数时，可以将要实现的逻辑函数表达式进行变换，使之尽可能地与某种集成器件的逻辑函数表达式类似。一般来说，使用数据选择器实现单输出函数；使用译码器和附加逻辑门实现多输出函数；对一些具有某些特点的逻辑函数，如输出信号为输入信号的相加，则采用加法器来实现。采用中规模集成器件设计组合逻辑电路既可省去繁琐的设计，也可以避免设计中带来的错误，以提高电路的可靠性。２．用具有n个地址输入端的数据选择器实现n变量的逻辑函数对于数据选择器，输出与输入信号之间存在如下关系：D0D2D6D4D1D3D7D50001111001A2A1A0例如8选1数据选择器可以用卡诺图的形式来表示，如图所示。8选1数据选择器卡诺图

以上说明：只要作出逻辑函数的卡诺图，将输入变量加到8选1数据选择器地址端，在数据输入端按卡诺图中最小项方格中的值相连，就可以实现任意３输入变量的组合逻辑函数。例：

用8选1数据选择器实现函数解第一步：作卡诺图。011111010001111001ABC图4-2-14

例4-5卡诺图第二步：画接线图。注意：将函数输入变量A、B、C作为数据选择器的地址时，应当保持变量顺序与地址端高低位的对应关系。例如变量A接地址A2端、B接地址A1端、C接地址A0端，否则输出端得到的函数并非所要实现的函数。01234567G07MUXYA0ENCBAF1图4-2-15

用8选1数据选择器

实现例4-5函数A1A2ST例:使用降维图实现。

用8选1数据选择器实现函数

F(A,B,C,D)=∑m(1,5,6,7,9,11,12,13,14)解题指导

8选1数据选择器只有3个地址输入端，而将要实现的是4变量的逻辑函数，所以需要将4变量卡诺图降维变成3变量降维卡诺图。这里选择D为记图变量。解第一步：将4变量卡诺图降维变成3变量降维卡诺图。00101111000111100001CDAB010101101110DD1D01DD0001111001ABC(a)卡诺图(b)降维图图4-2-19

例4-7的降维图01234567G07MUXYA0ENCBAF1D

注意：可以选择不同的变量作为记图变量，不同的选择方案会有不同的结果。要得到最佳方案，必须对原始卡诺图进行仔细分析，以选择子函数最少或最简单的方案。第二步：画逻辑图，确定数据输入端记图变量及二值电平。.1图4-2-20

用8选1MUX实现例4-7A1A2ST

４．利用译码器实现组合逻辑函数一个n变量的完全译码器（变量译码器）的输出包含了n变量的所有最小项（非）。用n变量译码器加上输出门，就能获得任何形式的输入变量不大于n的组合逻辑函数。例：用译码器实现一组多输出逻辑函数解该组多输出逻辑函数均为３输入变量，因此可选用3线-8线译码器实现。如CT54S138，在使能端均为有效电平的情况下，电路完成译码功能，输出与输入变量之间的关系为：第一步：将各函数写成最小项表达式，并进行变换。若将输入变量A、B、C分别加到译码器的地址输入端A2、A1、A0，用与非门作为各函数的输出门，即可实现该多输出函数的逻辑电路。第二步：分配变量，画逻辑图。CBABIN/OCT&76543210124STASTBSTC1&&F3F1&F2图4-2-24

用译码器实现例4-9函数综合练习题例1：基本概念题：1、组合逻辑电路中是否存在输出到输入的回路？2、半加器和全加器有什么区别？3、全加器完成的是算术运算还是逻辑运算？为什么？4、能完成比较两个数字的大小或是否相等的逻辑电路称为什么电路？5、能在选定的一系列二进制数码中赋予每个二进制数码以某一固定含义的电路称为什么电路？6、数据选择器中，地址端和数据端的关系？综合练习题例2、分析下图所示电路的逻辑功能，写出输出逻辑函数表达式，作出真值表，概括其逻辑功能。表达式：F=

逻辑功能:当电路输入中出现奇数的1时，电路输出1，否则电路输出0。例3：用与非门实现逻辑函数例4：列出图示电路的真值表，并写出简化的y1、y2的逻辑函数表达式。

例5：设某车间有4台电动机器ABCD，要求：（1）A必须开机。（2）BCD三台至少有两台开机。如果不满足上述条件，则指示灯熄灭。写出指示灯逻辑函数表达式，画出电路图，可使用本课程学过的任何一种方法实现设计。

1、与非门实现；归纳：1、用SSIC实现：根据实际问题作出真值表，填写卡诺图；对“1”格化简—两次取反—与非门实现；对“0”格化简—两次取反—或非门实现；2、用MSIC实现：由卡诺图作出降维图—用8选1MUX实现；3、如果使用只读存储器（PROM），如何实现？

固定与阵列+可编程或阵列4、如果使用可遍程逻辑器件（PLD），如何实现？

可编程与阵列+可编程或阵列第5章集成触发器

一、主要内容基本触发器、钟控触发器、主-从触发器、边沿触发器的组成特点、功能特点及功能描述方法。二、基本概念和知识点基本触发器电路组成和工作原理、功能描述钟控R-S触发器、钟控D触发器、钟控J-K触发器、钟控T触发器状态方程。主-从触发器边沿触发器功能特点和状态方程一、重点知识结构图二、综合练习题1、下面哪种触发器存在输入信号的约束条件？JK触发器、RS触发器、D触发器、T触发器

2、就抗干扰能力而言，电位触发和边沿触发方式的触发器那种更好？3、几种无约束条件的边沿触发器的特征方程？4、如何将D触发器联接成计数式触发器？5、如何将J-K触发器联接成计数式触发器？6、已知D触发器、J-K触发器输入波形，画出输出波形？7、为了得到D触发器的逻辑功能，下图中哪种接法是正确的？第6章时序逻辑电路

一、主要内容时序电路的功能特点、电路组成特点和功能描述方法；时序电路的分析；时序逻辑电路设计二、基本概念和知识点时序电路的分析寄存器、移位寄存器同步计数器和异步计数器采用中规模集成器件实现任意模值计数（分频）器三、重点知识结构图（1）—时序逻辑电路的分析时序逻辑电路分析的基本思路逻辑功能输出方程各触发器状态方程状态转移图状态转移表工作波形图电路状态及电路输出各触发器激励方程时钟信号异步逻辑电路三、重点知识结构图（2）基本概念1.时序电路的特点：功能特点：具有记忆功能；结构特点：由组合电路和存储电路两部分组成，且具有反馈；功能描述：三组方程。2.寄存器和移位寄存器：移位寄存器的工作方式：串行输入——串行输出；串行输入——并行输出；并行输入——串行输出；并行输入——并行输出；3、计数器用途：对时钟脉冲计数、还可以用来定时、分频和执行数字运算。分类：根据计数脉冲引入的方式分为：同步和异步计数器；根据计数过程中数字的增减趋势分为：加法、减法和可逆计数器；根据计数器计数模值（数制）不同分为：二进制和非二进制计数器。采用中规模器件实现设计应用N进制中规模集成器件实现任意模值M(M<N)计数分频器时，主要是从N进制计数器的状态转移表中跳跃(N－M)个状态，从而得到M个状态转移的M计数分频器。１．利用清除端复位法这种方法比较简单，复位信号的产生电路是一种固定的结构形式。只需将计数模值M的二进制代码中1的输出连接至判别电路的输入端，即可实现模值为M的计数分频。２．利用置入控制端的置位法利用中规模集成器件的置入控制端，以置入某一固定二进制数值的方法，从而使N进制计数跳跃(N－M)个状态，实现模值为M的计数分频。综合练习题例1、基本概念题：1、时序逻辑电路的输出状态主要由哪些因素决定？2、决定时序逻辑电路记忆功能的主要元件是什么？3、计数器可对时钟脉冲计数，也可用来作为定时、分频和执行数字运算。4、什么是时序电路中的自启动特性？例2：清除端复位法CTRDIV16

CT54/74161LDCTPCTT+CPQ3Q2Q1Q01CPCRD3D2D1D0&&&G1vO1G2G3QQZ图6-3-20

例6-9逻辑图例3：置入控制端的置位法CTRDIV16

CT54/74161LDCTPCTT+CPQ3Q2Q1Q01CPCRD3D2D1D01图6-3-23

例6-10电路结构84210110CO●例4、分析图示计数器电路，说明是多少进制计数器，列出状态转移表。

CTRDIV16

CT54/74161LDCTPCTT+CP1CPCRD3D2D1D08421110CO●÷6(a)模６计数Q3Q2Q1Q000000110置数011110001110置数1111

例5.分析图示计数器电路，说明是多少进制计数器，列出状态转移表。

第7章半导体存储器一、主要内容：半导体存储器的特点、分类及主要技术指标；顺序存取存储器（SAM）；随机存取存储器（RAM）；只读存储器(ROM)

。二、基本概念及知识点：半导体存储器的工作原理、组成特点、分析方法、主要技术指标；常用半导体存储器芯片的应用。

三、重点知识结构图RAM结构

１．存储矩阵将存储单元按阵列形式排列，形成存储矩阵。

２．地址译码器为了区别不同的字，将存放在同一个字的存储单元编为一组，并赋予一个号码，称为地址。地址的选择是借助于地址译码器来完成的。地址码的位数n与可寻址数N之间的关系为：N=2n。

３．片选与读/写控制电路（I/O电路）

RAM主要由存储矩阵、地址译码器和读/写控制电路（I/O电路）三部分组成。••••••5VRAM存储容量的扩展

（1）位扩展D15D9D8···D7D1D0···11R/WCS1A0A12···图7-3-6

RAM的位扩展适用于字数够用，但每字的位数（字长）不够的情况。如：8K×8→8K×16I/O7I/O1I/O0VDD···OEGNDR/WA12A0CS1CS2···I/O7I/O1I/O0VDD···OEGNDR/WA12A0CS1CS2···6264Ⅰ6264ⅡR/W

（2）字扩展适用于位数（字长）够用，但字数不够的情况。如：8K×8→32K×81111Y0Y1Y2Y3••••••••••••••••••••••••D0D7A0A12A13A14A1A012T4139SR×410kΩ×45VD1D24.5V

锂电池增加地址线。I/O7I/O0VDD···OEGNDR/WA12A0CS1CS2···6264ⅠI/O7I/O0VDD···OEGNDR/WA12A0CS1CS2···6264ⅡI/O7I/O0VDD···OEGNDR/WA12A0CS1CS2···6264ⅢI/O7I/O0VDD···OEGNDR/WA12A0CS1CS2···6264Ⅳ图7-3-7

RAM的字扩展断电保护ROM的特点固定存储器，可以长期保存信息，正常工作时只能读出，不能写入。由与阵列和或阵列组成的组合逻辑电路。

固定与阵列+可编程或阵列将与阵列地址端A0～An当作逻辑函数的输入变量，则可在地址译码器输出端（即字线）上产生全部最小项；或阵列的输出（位线）是将与之相连字线上的信息相或以后作为输出的，因此在数据输出端可获得有关最小项相或的表达式。结论：ROM有几个数据输出端，即可获得几个逻辑函数的输出。方法：列出函数的真值表，直接画出存储矩阵的阵列图。综合练习题1