第五章存储器

第五章存储器5.4内存储器的设计5.5磁表面存储器5.6光盘存储器5.7计算机的存储系统5.1存储器概论5.2内存储器的工作原理5.3按内容寻址存储器CAM取指存储程序思想二进制表示程序…01011001…程序与数据一样放在存储器中存储器数据

程序指令的自动执行执行下一条指令i指令i+1…………取指执行下一条指令i指令i+1…………第五章存储器存储程序原理指令系统中指令的执行顺序：取指＋译码＋指令的控制执行指令真正执行是从磁盘中取指令开始的存储器(Memory/Storage)Memory：本意为“记忆装置”。多指存储器的整体(包括：记录介质，有关电路和其他部件)Storage：本意为“仓库”。多指记录介质本身(包括：磁带、磁盘、磁卡、磁鼓、存储矩阵)第五章存储器本章的特点内容繁杂、联系广泛涉及学科多:电、磁、光、机械、自控、半导体涉及对象多:电路、芯片、设备、系统涉及课程多:物理、导论、电子技术、数字逻辑名词术语、概念多设备器件更新变化快新型芯片不断涌现、集成度越来越高设备器件淘汰快计算机专用设备不断推出第五章存储器主要内容存储器的组织和工作原理存储器的基本概念内存储器——半导体存储器外存储器——磁盘存储器、光盘存储器存储系统思路：存储位元存储单元存储矩阵存储芯片存储模块/存储体存储器存储器的基本概念知识点：分类与性能指标主要内容内存储器（InternalMemory）亦称主存储器（MainMemory）。内存比主存的内涵大，内存还包括Cache、接口电路等知识点随机访问存储器RAM(RandomAccessMemory)只读存储器ROM(ReadOnlyMemory)相联存储器AM(AssociativeMemory)，亦称按内容寻址存储器CAM(ContentAddressedMemory)主要内容外存储器（ExternalMemory）亦称辅助存储器（AuxiliaryMemory）知识点磁表面存储器MSM（MagneticSurfaceMemory）种类：硬盘、软盘光盘存储器ODM（OpticalDiskMemory）VCD（VideoCompactDisk）视频紧密盘SVCD（SuperVCD）超级视频紧密盘DVD（DigitalVideo/VersatileDisk）数字视盘/数字多功能盘主要内容存储系统（MemorySystem）知识点并行主存系统的构成存储层次结构第5.1节存储器概论5.1、存储器概论知识点了解计算机中的存储器理解存储器的分类理解内存的主要技术指标重点掌握存储器的分类掌握内存的主要技术指标处理、传输、存储是信息技术的三大基石容量问题和新摩尔定理从现在起每18个月，新增的存储量等于有史以来存储量之和!—1998年图灵奖获得者JimGray存储系统的不断扩展特性：无限的容量需求和动态扩展需求即使处理、传输能力固定不变，随着数据不断产生，存储能力也需要动态单调递增处理和传输速度越高，数据容量增加的梯度就越高5.1.1、计算机中的存储器5.1.1、计算机中的存储器

计算机硬件系统各部分中的存储器Register：具有寄存功能，通常不认为是存储器CM：控制存储器Cache：高速缓冲存储器MainMemory：ROM、DRAM、SRAMDisk、Tape、ODMU盘(FlashMemory)其他具有数据存储功能的器件和设备存储器的层次结构存储器的实现技术速度越快，位价格越高容量越大，速度越慢；只有容量做得大，位价格才能低

实现“容量大、价格低”的要求，需采用提供大容量的存储技术满足“速度快”的要求，需采用昂贵且容量小的快速存储技术对存储器的三个要求是相互矛盾的5.1.1、计算机中的存储器

主存储器在计算机的作用与地位

主存用于存放当前处于活动状态的程序和数据，是CPU可直接访问的存储器。要求其容量足够大、速度尽量与CPU匹配是计算机自动运算和处理的关键部件之一冯氏计算机须能存储程序，控制程序自动执行无主存不能称为计算机，这是计算机(Computer)与计算器(Calculator)的主要区别之一是计算机处理能力的象征之一指令的执行至少要访问一次存储器存取速度解决问题的快慢、实时与否存储容量解题能力，扩大应用领域5.1.1、计算机中的存储器

5.1.2、存储器分类

分类标准在计算机中的作用存储介质存储方式信息的可保存性按存储器在计算机中的作用分高速暂存存储器(Scratch-padStorage)亦称便笺式存储器，由寄存器构成用来暂存即刻要执行的指令、马上要用的数据或得到的处理结果，属于CPU的组成部分高速缓冲存储器(Cache)存放当前正在执行程序的部分程序段或数据，位于主存和CPU之间速度O(ns)、容量O(KB)O(MB)主存储器存放当前处于活动状态的程序和有关数据速度O(ns)、容量O(MB)O(GB)5.1.2、存储器分类

按存储器在计算机中的作用分辅助存储器不能由CPU的指令直接访问，必须通过专门的程序或专门的通道把所需的信息与主存进行成批交换，调入主存后才能使用联机：速度O(ms)、容量O(GB)O(TB)脱机：速度O(s)、容量O(海量)其它功能的存储器控存CM：存储微程序代码为加快处理而设置的表格存储器（倒数表、函数表）显示输出设备中的字符库和数据缓冲存储器（显存）5.1.2、存储器分类

按存储器的存储介质分存储介质特点仅有两种稳定的物理状态方便地检测出属于哪种稳定状态两种稳定状态之间容易相互转换半导体存储器（SCM）速度快，用作内存记忆原理：双稳态触发器、电容（静态、动态）从集成电路类型的角度双极型晶体管（ECL、TTL、I2L）场效应管型MOS（PMOS、NMOS、CMOS）5.1.2、存储器分类

按存储器的存储介质分磁表面存储器MSM用陶瓷、非磁性金属或塑料作载磁体，磁化后具有两种不同的剩磁状态记录信息“1”和“0”容量大、每位价格低，用作外存光盘存储器ODM用有机玻璃作载磁体，磁化、晶态/非晶态可靠性高，保存时间长，容量大且易于更换存储速度比硬盘低一个数量级铁电存储器FeM（FRAM）铁电晶体的铁电效应，用两种极化状态表示信息“1”和“0”电压低(读写功耗极低)、存取速度快、可高密度集成5.1.2、存储器分类

按存储器的存储方式分存储方式：访问存储单元的方法两个名词术语存储位元：记录（存储）一位二进制信息的存储介质区域或存储元器件存储单元：存储一个机器字或一个字节，且具有唯一地址的存储场所从物理结构上看，若干个存储位元组成一个存储单元例：某存储器为16×4位

表示：16个存储单元、每个存储单元有4个存储位元5.1.2、存储器分类

按存储器的存储方式分随机访问存储器（RAM）存储器的任意单元都可随时访问且访问所需时间都是相同的，速度快(ns)访问时间与存储单元所处的物理位置无关只读存储器（ROM）正常工作时只读，能随机读出，不能随机写入MROM：只读PROM：一次写可多次改写ROM：EPROM、E2PROM按内容访问存储器（CAM）：相联存储器除随机存储外，还具有比较功能速度快(ns)，价格高5.1.2、存储器分类

按存储器的存储方式分顺序存储器（SAS）信息以文件形式组织，一个文件包含若干个数据块，一个数据块包含若干字节存储时以数据块为单位存储，顺序地记录在存储介质上，数据的存储时间与数据所处的物理位置关系极大速度慢(s)、容量大、成本低，用作后援外存磁带、电荷耦合器件CCD、VCD直接存取存储器DAS/DAM：RAM＋SAS信息的组织同SAS，介于随机和顺序存取之间对信息的存储分两步：先随机查找数据区域，找到后再顺序存取。速度慢(ms)。例：磁盘5.1.2、存储器分类

按存储器中信息的可保存性分断电后是否丢失数据挥发性存储器特点：断电后，信息即丢失。如：SRAM非挥发性存储器(非易失性/永久性存储器)特点：断电后，信息不丢失。如：ROM、磁盘读出后是否保持数据破坏性存储器特点：读出时，原存信息被破坏，需重写。如：DRAM非破坏性存储器特点：读出时，原存信息不被破坏。如：SRAM5.1.2、存储器分类

5.1.3、内存的主要技术指标

性能指标存储容量存取时间MAT(TA)与存储周期MCT(TM)存储带宽可靠性功耗与集成度性能价格比存取宽度（1）存储容量内存所能容纳的二进制位（bit）个数的总和，即构成内存的存储位元的总和常用单位：B、KB、MB、GB、TB存储容量=存储单元个数×每个存储单元的存储位元个数一般地，内存的存储容量越大越好5.1.3、内存的主要技术指标

（2）存取时间TA与存储周期TM（单位：ns）TA：启动一次存储器操作到完成该操作所用时间写：从启动到将MBR内容写入指定存储单元的时间读：从启动读命令到读出的数据送MBR所需的时间亦称访问时间，是反映存储器速度的指标，决定了CPU发出读/写命令后必须等待的时间TM：连续两次启动同一存储器进行存取操作所需的最小时间间隔，亦称存取周期或访问周期两次启动包括：两次读，两次写，一次读或一次写TA<TM：TA、TM的差别依赖于存储信息的器件和电路，存储介质和控制线路需要恢复时间破坏性读出须重写；非破坏性读出时，不须重写5.1.3、内存的主要技术指标

（3）存储带宽每秒传输最大数据量（位/秒）改善机器瓶颈的一个关键因素例：存取周期为500ns，每个存取周期可访问16位，则带宽为32M位/秒5.1.3、内存的主要技术指标（4）可靠性用MTBF来衡量主存的可靠性

MTBF表示两次故障之间的平均时间间隔采用纠错编码技术进行容错处理例：银河-2，CPU字长64位、存储器字长72位，采用海明码“纠1检2”，提高主存可靠性（5）功耗和集成度功耗（PowerLoss）：反映存储器件耗电多少（单位：mw/片、w/存储器）维持功耗：保持时功耗(几百~几十mw/片)工作功耗：读写时功耗(500~1500mw/片)集成度（IntegrationLevel）：标识单个存储芯片的存储容量5.1.3、内存的主要技术指标

（6）性能价格比—综合性指标更高的容量、速度，更低的位价格：性能价格比越高越好！通常采用层次存储器技术才能实现！（7）存取宽度，又称存储总线宽度一次访存操作可存取的数据位数或字节数存取宽度由编址方式决定例：银河-1的存取宽度是64位5.1.3、内存的主要技术指标

5.1.4、存储器发展趋势海量存储系统结构研究处于探索与试验阶段确保系统计算、通信、存储能力的均衡匹配是海量存储系统结构研究的目标正在研究和探索PB量级新型多层次存储组织结构、混合式共享存储结构等如何将不同厂商的各种存储资源无缝整合成统一的存储资源，实现数据快速透明访问和无隙共享是存储体系结构研究的重点新型存储介质不断涌现，给高性能海量存储系统研究带来新思路和新机遇目前硬盘仍是最重要的大容量存储设备。 自50年代由IBM发明以来密度增加了一百倍；最近的密度超过100Gb/in2但受超顺磁效应和机械转速的限制，磁介质存储密度和磁盘访问速度的提升已很困难

5.1.4、存储器发展趋势多种新型存储产品正处于不同的试验和商业化阶段磁阻RAM(MRAM)应用：手机、移动设备、PC等数字产品的存储器的潜在替代产品非易失铁电随机存储器（FeRAM）相变内存(OUM)铁电RAM(FRAM)应用：机顶盒、汽车电子、三表收费、考勤门禁、商业收款等，容量小纳米管RAM(NRAM)分子存储器MEMS(微电子机械系统)存储器等5.1.4、存储器发展趋势小结存储器分类1.按存储介质分类(1)半导体存储器(2)磁表面存储器(3)光盘存储器(4)铁电存储器易失TTL、MOS磁头、载磁体激光、磁光材料铁电晶体、铁电薄膜非易失(1)

存取时间与物理地址无关（随机访问）顺序存取存储器磁带2.按存取方式分类(2)存取时间与物理地址有关（串行访问）随机存储器只读存储器直接存取存储器磁盘在程序的执行过程中可读可写在程序的执行过程中只读小结磁盘磁带光盘

高速缓冲存储器（Cache）FlashMemory存储器主存储器辅助存储器MROMPROMEPROMEEPROMRAMROM静态RAM动态RAM3.按在计算机中的作用分类小结内存储器性能指标1.存储容量2.存取时间MAT(TA)与存储周期MCT(TM)3.存储带宽4.可靠性5.功耗与集成度6.性能价格比7.存取宽度小结第5.2节内存储器的工作原理内存储器的工作原理知识点理解内存储器的概述理解内存储器的基本组成及工作过程了解随机访问存储器RAM了解RAM存储芯片了解只读存储器ROM重点掌握内存储器的选址方式、存储原理1.主存和CPU的联系MBRMARCPU主存读数据总线地址总线写5.2.1内存储器的概述

高位字节地址为字地址

低位字节地址为字地址设地址线24根按字节寻址按字寻址若字长为16位按字寻址若字长为32位字地址字节地址11109876543210840字节地址字地址4523014202.主存的存储单元地址分配224=

16M8M4MIBM370PDP-115.2.1内存储器的概述BIGLittle5.2.2内存储器的组成和工作过程1、基本组成存储矩阵MM选址系统读写系统时序控制线路芯片容量1K×4位16K×1位8K×8位地址线数据线104141138存储矩阵MM亦称存储体、存储阵列，存储器的核心组成：由存储单元构成功能：信息驻在地，即存储信息的基体选址系统组成：地址寄存器MAR、地址译码器、地址驱动器功能：寄存、译码地址，找到被访问的存储单元并驱动该单元以便实现读写5.2.2内存储器的组成和工作过程读写系统组成：存储缓冲寄存器MBR

，写入线路，读出线路功能：实现读出、写入，或重写(破坏性读出）时序控制线路组成：控制触发器，门电路，延迟电路功能：产生一系列时序信号控制内存储器完成读写等操作5.2.2内存储器的组成和工作过程2、存储矩阵与选址如何找到存储单元？选址是关键部件译码方法直接影响到存储器的组织与结构选址方法线选法二维存储矩阵重合法三维存储矩阵5.2.2内存储器的组成和工作过程0,015,015,70,7读/写控制电路

地址译码器

字线015…………16×8矩阵…………07D07D

位线读/写选通A3A2A1A0……2、存储矩阵与选址(1)线选法00000,00,7…0……07……D07D

读/写选通基本特征每根位线与同一位的所有存储位元连接每根字线仅与同一存储单元的所有存储位元连接5.2.2内存储器的组成和工作过程A3A2A1A0A40,310,031,031,31

Y地址译码器

X地址译码器

32×32

矩阵……A9I/OA8A7A56AY0Y31X0X31D读/写……2、存储矩阵与选址(2)重合法00000000000,031,00,31……I/OD0,0读基本特征部分译码功能移到存储矩阵内部两种选址方法比较线选法的选择线较多，重合法的选择线相对较少线选法需要一次译码，重合法需要两次译码线选法适合于容量较小的存储器，重合法适用于容量较大的存储器线选法的负载轻(字线上的负载为字长个位元)，对位元电路、驱动器要求都不高，速度快重合法每个存储单元需要的控制信号增加，字线上的负载较大，需要增加选择线的负载驱动能力。对位元电路、驱动器要求较高，速度较慢5.2.2内存储器的组成和工作过程存储芯片片选线的作用用16K×1位的存储芯片组成64K×8位的存储器

32片当地址为65535时，此8片的片选有效

8片16K×1位

8片16K×1位

8片16K×1位

8片16K×1位5.2.2内存储器的组成和工作过程3、读操作过程送地址控制器通过地址总线将地址送MAR发读命令控制器通过控制总线将“读存储器”信号R送时序控制线路从存储器读出数据时序控制线路依信号R产生一系列存储器的内部控制信号。MAR中的地址经地址译码器选中并驱动存储矩阵中的某一个存储单元，读出该单元中所有存储位元的信息，送MBR5.2.2内存储器的组成和工作过程4、写操作过程送地址控制器通过地址总线将地址送MAR送数据将要写入存储矩阵中的信息经数据总线送MBR发写命令控制器通过控制总线将“写存储器”信号W送时序控制线路将数据写入存储器时序控制线路依信号W产生一系列存储器的内部控制信号。MAR中的地址经地址译码器选中并驱动存储矩阵中的某一存储单元，将MBR中的数据写入被选中存储单元的各存储位元中5.2.2内存储器的组成和工作过程存储矩阵由若干存储单元构成每个存储单元由多个存储位元构成一个存储单元对应唯一的物理地址一个存储单元包含的存储位元个数是字节的整数倍，通常称为计算机字长5.2.3随机存取存储器RAM半导体RAM存储位元电路记忆原理触发器：互补的两个状态电容：充放电晶体管：导通与截止位元电路与存储器存储位元存储单元存储矩阵存储芯片(译码、驱动、读/写电路)存储模块(内存条)存储器5.2.3随机存取存储器RAMRAM位元电路原理：触发器和电容要求：具体工作原理一般了解介绍双极型存储位元电路BiRAMMOS静态存储位元电路SRAMMOS动态存储位元电路DRAM5.2.3随机存取存储器RAM5.2.3.1.双极型存储位元电路双极型存储位元电路双稳态触发器结构利用抗饱和肖特基二极管（压降0.4伏）的变阻抗特性改变触发器集电极负载阻抗两个三极管的一个发 射极接维持恒流源（100μA）假定T1通、T2止表示存“1”T2通、T1止表示存“0”保持:X：-1.7V；D、D：-1.9V；Q：-2.7V要写信息

D

XD1D2QT1T2写”1”-1.5V-2.4V-0.8V通通通止写”0”–2.4V-1.5V-0.8V通通止通写入：读出:

D:-1.9VX:脉冲-1.7V跳至-0.8V

结果：D:有电流流出读出“0”:有电流流出读出“1”5.2.3.1.双极型存储位元电路5.2.3.2.MOS静态存储位元电路静态(动态)存储位元电路当没有外界信号作用时，可以(不能)长久 保持其所处的 稳定状态MOS静态存储 位元电路 ——静态 互补位元电路

静态RAM基本电路A’´触发器非端1T2

T6TT5触发器3TT4、行开关7TT8、列开关7TT8、一列共用A触发器原端T1T5

T2T6T3T4T7T8A´A写放大器写放大器DIN写选择读选择DOUT读放位线A位线A´列地址选择行地址选择5.2.3.2.MOS静态存储位元电路A´

T3T4T7T8A写放大器写放大器DIN写选择读选择读放位线A位线A´列地址选择行地址选择DOUT①静态RAM基本电路的读操作

行选T3、T4开T7、T8开列选读放DOUTVAT4T8DOUTT1T5T2T6

T3T4T7T8A´ADIN位线A位线A´列地址选择行地址选择写放写放读放DOUT写选择读选择②静态RAM基本电路的写操作

行选T3、T4开两个写放DIN列选T7、T8开（左）反相T3A’´（右）T8T4ADINDINT7T1T5T2T6静态存储位元电路的特点优点存取速度快非破坏性读出只要供电，信息则长久保持，不需刷新缺点功耗较大，尤其是双极型存储位元电路所用元器件多，集成度低5.2.3.2.MOS静态存储位元电路5.2.3.3.MOS动态存储位元电路动态存储位元电路利用MOS晶体管极电容(或MOS电容)上充积的电荷来存储信息刷新由于有漏电阻存在，电容上的电荷不可能长久保存，需要周期性地对电容进行充电，以补充泄漏的电荷动态存储位元电路克服了静态存储位元电路的缺点，使MOS器件的优点更得以发挥DD预充电信号读选择线写数据线写选择线读数据线VCgT4T3T2T11动态RAM基本单元电路读出与原存信息相反读出时数据线有电流为“1”数据线CsT字线DDV010110写入与输入信息相同写入时CS充电为“1”、放电为“0”T无电流有电流三管式单管式5.2.3.3.MOS动态存储位元电路

SC

W(字线)GD(位线)DVDL

动态存储位元表示

C上有电荷表示“1”

C上无电荷表示“0”为什么要刷新保持信息时，字线W为低电平，MOS管T闭锁，若C上有电荷，则能保持信息“1”一段时间。但随着时间的增长，因T漏电，C上的电荷泄漏，故须定时补充电荷，即刷新读出破坏原信号、需要恢复构成DRAM5.2.3.3.MOS动态存储位元电路T工作原理保持电容上是否有电荷表示存储的信息漏电不能长久保存信息、需要刷新写入W选通打开T、电荷充/放电W结束T关闭、写入的信息以电荷形式保存在电容上读出预充电、W选通打开T、放大D上的信号W结束T关闭、破坏原信号、需要恢复（刷新）对数据线D预充电的原因提高读出的灵敏度，避免对“1”的读出时间过长5.2.3.3.MOS动态存储位元电路特点破坏性读出，读后需恢复信息需对D预充电，故速度较慢相对静态存储位元电路功耗小（简单）集成度高5.2.3.3.MOS动态存储位元电路5.2.3.4、小结1.BiRAM(BipolarRAM)

双极型RAM存储位元电路与双极型外围电路配合构成的随机存取存储器称为双极型随机存取存储器2.SRAM(StaticRAM)MOS型静态RAM存储位元电路与MOS型或双极型外围电路配合构成的随机存取存储器称为静态随机存取存储器3.DRAM(DynamicRAM)MOS型动态RAM存储位元电路与MOS型外围电路配合构成随机存取存储器称为动态随机存取存储器应用场合BiRAM读写速度快多用作高速缓冲存储器CacheDRAM功耗极小且集成度高多用作为主存SRAM在计算机中可作Cache，也可作为主存三种RAM的特点及应用场合特点BiRAM特点:速度快，功耗大，芯片集成度低。 非破坏性读出的挥发性存储器DRAM特点:速度慢，功耗小，芯片集成度高。破 坏性读出的挥发性存储器SRAM特点:速度、功耗和芯片集成度处于BIRAM 与DRAM之间。非破坏性读出的挥发性存储器存储位元电路的比较各种类型的存储位元电路的比较记忆原理：主要是触发器和电容型位元电路保持信号的电气要求：是否需要恒流源，是否需要刷新位元电路的器件量：6管静态MOS位元电路，单管动态MOS位元电路

动态RAM和静态RAM比较DRAMSRAM存储原理集成度芯片引脚功耗价格速度刷新电容触发器高低少多小（1/6）大低高慢快有无主存缓存5.2.4、RAM存储芯片知识点常用引脚，要求记忆熟练掌握BiRAM、SRAM和DRAM芯片的特点由位元电路带来的优缺点地址引脚、数据引脚的复用问题了解新型RAM芯片存储芯片是将一定数量的存储位元组成的存储矩阵连同与之对应的选地、读写等系统集成在一个硅片上使用不同种类的存储位元，构造不同种类的存储芯片采用双极型RAM存储位元，构造BiRAM存储芯片采用MOS型静态RAM存储位元，构造SRAM存储芯片采用MOS型动态RAM存储位元，构造DRAM存储芯片5.2.4、RAM存储芯片存储芯片封装DIP(DualInlinePackage)双列直插式封装QFP(QuadFlatPackage)四方扁平封装SIMM(SingleInlineMemoryModule)单列直插内存模块DIMM(DoubleInlineMemoryModule)双列直插内存模块5.2.4、RAM存储芯片存储芯片的基本输入输出引脚

地址端引脚：Ai

通常下标大者为高位

数据输入端引脚：D、I、DI或Din

数据输出端引脚：Q、O、QO或Dout

双向数据端引脚：DQ、IQ、IO

写使能端/读写控制端引脚：输出使能端引脚：或片选端引脚：控制芯片工作的信号片使能端引脚：芯片是否进入有效操作行选控制端引脚:控制行地址,DRAM芯片特有的引脚列选控制端引脚:控制列地址,DRAM芯片特有的引脚电源端和接地端引脚:Vcc、VEE、VDD和GND、VSS

其它引脚：

NC、T/TF、、或或5.2.4、RAM存储芯片静态RAM的举例－Intel6116读出逻辑：CS=0,OE=0,WE=1写入逻辑:CS=0,OE=1,WE=0高阻：CS＝1静态RAM芯片举例（1）Intel2114外特性 基本单元电路由六个MOS管组成存储容量1K×4位......I/O1I/O2I/O3I/O4A0A8A9WECSCCVGNDIntel21145.2.4、RAM存储芯片A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组

（2）Intel2114RAM矩阵(64×64)

读15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组0000000000

（2）Intel2114RAM矩阵(64×64)

读第一组第二组第三组第四组15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………

（2）Intel2114RAM矩阵(64×64)

读第一组第二组第三组第四组15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………

（2）Intel2114RAM矩阵(64×64)

读15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………第一组第二组第三组第四组0163248CSWE

（2）Intel2114RAM矩阵(64×64)

读第一组第二组第三组第四组15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECSCSWE150311647326348…………01632480000000000…………

（2）Intel2114RAM矩阵(64×64)

读第一组第二组第三组第四组15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000…………CSWE150311647326348…………0163248

（2）Intel2114RAM矩阵(64×64)

读第一组第二组第三组第四组15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000…………CSWE读写电路读写电路读写电路读写电路150311647326348…………0163248I/O1I/O2I/O3I/O4

（2）Intel2114RAM矩阵(64×64)

读(3)静态RAM读时序

tAtCOtOHAtOTDtRCACSDOUT地址有效地址失效片选失效数据有效数据稳定高阻片选有效读周期

tRC：地址有效下一地址有效读时间

tA：地址有效数据稳定tCO

片选有效数据稳定tOTD

片选失效输出高阻tOHA

地址失效后的数据维持时间双极型RAM存储芯片（BiRAM）例：F1004741K×4位：ECLRAM芯片参见图5.85.2.4、RAM存储芯片特点速度快：最快3ns、最慢<30ns位功耗大：工作功耗一般为0.2mW/位集成度低：最大集成度64Kb/片非破坏性读出，通常陶瓷封装地址引脚不复用：芯片需多少位地址码，则有多少个地址引脚数据引脚也不复用：一位数据需要2个引脚，一个引脚作数据输入用，一个引脚作数据输出用（目的：为了BiRAM的速度）5.2.4、RAM存储芯片

MOS型RAM存储芯片SRAM(StaticRandomAccessMemory)BiCMOSRAM(BipolarCMOSRAM)

DRAM(DynamicRandomAccessMemory)

5.2.4、RAM存储芯片

SRAM存储芯片的特点与BiRAM比较，速度低，位功耗小，集成度高，非破坏性读出，通常塑料封装地址引脚不复用：芯片需多少位地址码，则有多少个地址引脚数据引脚复用：一位数据仅需要1个引脚，该引脚既作数据输入又作数据输出用，此时，芯片必须加输出使能端引脚或

注意：当芯片字位结构为一位结构时，数据引脚不复 用，原因是复用仍须加输出使能端引脚或，并未 减少总的引脚个数，且使芯片内部结构复杂了5.2.4、RAM存储芯片存储芯片引脚示例5.2.4、RAM存储芯片

DRAM存储芯片的特点与SRAM比较，速度更低，位功耗更小，集成度更高，为破坏性读出，通常塑料封装地址引脚复用：芯片需多少位地址码，则地址引脚个数为地址码位数的1/2上取整，同时需加两个控制引脚和数据引脚复用：一位数据仅需要1个引脚，该引脚即作数据输入又作数据输出用，此时必须加输出使能端引脚或

注意：当芯片字位结构为一位结构时，数据引脚不复用，原因同SRAM5.2.4、RAM存储芯片DRAM存储芯片引脚示例4M*42M*81M*164Bank5.2.4、RAM存储芯片MICRON公司3种芯片的主要性能对比比较参数BiRAMMOSSRAMMOSDRAM位元双极型静态6管MOS静态单管MOS动态速度快较快慢集成度低较高高功耗大较大小破坏性读出否否是刷新电路不需要不需要需要封装陶瓷塑料塑料地址引脚不复用不复用复用数据引脚不复用复用复用5.2.4、RAM存储芯片问题的引入存储位元的增加只能增加容量，却不能提高存储器的速度新型RAM芯片技术主要有两种一体化IRAM专用集成电路ASICRAMRAM芯片的发展受硬件技术发展的限制，有的技术出现不久就已经淘汰，目前主要以SDRAM与DDR技术为主流5.2.4、RAM存储芯片

新型半导体RAM芯片

1.高速缓冲动态随机存储器CDRAM(CachedDRAM)

在普通DRAM芯片基础上再集成一个SRAM作为片内Cache2.同步动态随机存取存储器SDRAM(SynchronousDRAM)

基于双存储体结构，操作直接与CPU的时钟信号同步，图5.10显示32MbSDRAM的逻辑结构3.同步动态随机存取存储器Ⅱ(SDRAMII)，亦称DDR

交替工作由延时锁定回路（DLL）精确定位数据，时钟前后(上升、下降)沿，都可读写数据5.2.4、RAM存储芯片5.2.4、RAM存储芯片4.同步链接DRAM(SyncLinkDRAM)

增强和扩展的DDR，将4体DRAM的DDR增加到16个或更多5.视频随机存储器VRAM和其它芯片

CVRAM(CachedVideoRAM)SVRAM(SynchronousVideoRAM)WRAM(WindowsRAM)3DRAMSBSRAM(SynchronousBurstSRAM)新型半导体RAM芯片

5.2.4、RAM存储芯片铁电随机存储器（FeRAM）铁电薄膜技术工作原理

当一个电场被加到铁电晶体时，中心原子顺着电场的方向在晶体里移动。当原子移动时，它通过一个能量壁垒，从而引起电荷击穿。内部电路感应到电荷击穿并设置存储器。移去电场后，中心原子保持不动，存储器的状态也得以保存。5.2.4、RAM存储芯片铁电随机存储器（FeRAM）兼容RAM的一切功能，且和ROM技术一样是非易失性的存储器读写速度快（<20ns）集成度比DRAM大（可达4Mb）存在两个关键问题可靠性读写次数受限5.2.4、RAM存储芯片小结内存储器概述内存储器的组成，了解存储位元电路，重点掌握存储矩阵和选址方法了解存储芯片引脚含义及地址、数据引脚个数的确定原则和主要控制引脚5.2.5、半导体只读存储器ROM

ROM：ReadOnlyMemory

RAM：按地址寻址，CPU以存储单元为单位，随机读写任一存储单元，读写时间相同且与单元所处物理位置无关

ROM：按地址寻址，CPU以存储单元为单位，只能随机读而不能随机写的存储器特点速度比DRAM快，与SRAM相当可靠性高，集成度高，成本低非挥发性存储，非破坏性读出存储信息不可更改或更改麻烦5.2.5、半导体只读存储器ROM

应用场合

常数存储器倒数、函数值、汉字库、字符库等代码转换器（各设备间）代码转换表、键盘位置码与键的代码转换表游戏卡控制存储器CM（PROM）BIOS可多次改写

注意:上述三种应用通常由MROM实现5.2.5、半导体只读存储器ROM

ROM分类固定掩膜MROM（FixedMaskROM）只能读，不能修改一次可改写的PROM（ProgrammableROM）只能修改一次，修改后只读可多次改写的ROM可多次擦除、多次改写，改写之前要先擦除光擦除电可编程只读存储器，亦称UVEPROM（UltraVioletErasablePROM）电擦除电可编程只读存储器E2PROM：ElectricallyErasablePROM块擦除电可编程的快擦写存储器FM（FlashMemory）5.2.5、半导体只读存储器ROM

1、固定掩膜MROMMROM

依用户要求，由厂家按确定工序，用是否制造元器件的方法，实现信息写入。制造完成后，不能再改变的只读存储器双极型MROM(BipolarMROM)

(1)结构组成

重合法三维存储矩阵，有晶体管为“1”，无晶体管为“0”5.2.5、半导体只读存储器ROM

双极型MROM(BipolarMROM)(3)只读状态

设地址为0：X0Y0重合处A被选，驱动脉冲X0为高，Y0为低，A处有三极管，此时导通，输出为低，RA工作，读出信息“1”(2)不工作状态无驱动脉冲，Xi为低，Yj为高，矩阵中三极管都截止，RA不工作，无输出5.2.5、半导体只读存储器ROM

MROM特点

结构简单、集成度高、价格便宜宜于标准化和大批量生产使用不灵活、一经生产为成品，则无法修改读出时间：10～500ns

最大集成度：32Mb/片5.2.5、半导体只读存储器ROM

MROM存储芯片引脚示意

注意：控制引脚只有片选或片选使能端。且仅有数据输出引脚，地址引脚也不复用取数时间为150ns28引脚的DIP封装16*16点阵的简易汉字库需要2片MB8310005.2.5、半导体只读存储器ROM

2、PROM位结构全“1”熔断丝型写“1”：不通入电流，保持原态写“0”：通入足够大的电流，熔断电阻性的连线Rf，使之开路，写入“0”只读：加电压，管T通导有电流，读出“1”；管T不通导，无电流，读出“0”读写电流之比为1:105.2.5、半导体只读存储器ROM

2、PROM位结构全“0”肖特基二极管型肖特基二极管，一电极为金属，另一电极为 半导体写“1”：采用足够高的电压，击穿肖特基二极 管，使之短路（不是断路），写入“1”写“0”：不加电压，保持原态只读“1”：加较低电 压，二极管通导，有 电流只读“0”：加较低电 压，二极管不通导， 无电流5.2.5、半导体只读存储器ROM

PROM特点熔断丝型的PROM为主流可根据需要编程一次，但熔断丝熔断后信息不能改变，PROM原则上无法修改集成度（512kb），取数时间(几几十ns)对改写电流和工作电流有一定的要求注意：PROM既按地址又按位寻址，编程时是按位编程且须脱机编程，通常用编程器实现编程5.2.5、半导体只读存储器ROM

3、EPROMSIMOS叠栅注入型(Stacked-gateInjection)MOS管（1）SIMOS管结构

NMOS管，与普通NMOS不同的是有两个栅极:浮栅FG和控制栅CG，FG在CG正下方且FG被SiO2包围使之与四周绝缘。FG、CG为多晶硅，其上若有电荷将均匀分布5.2.5、半导体只读存储器ROM

（2）SIMOS编程机理

如何实现擦除和写入信息，假定:浮栅上有电子表示存“0”;无电子表示存“1”。编程：CG、D:均加20V;S:接地。因CG加20V电压，形成沟道；S接地,D加20V，使源漏之间有强电子流，部分能量大的电子穿越薄的氧化层进入浮栅。去掉电源，电子在浮栅上均匀分布并产生附加电场，成高开启管，开启电压在7V以上,写入“0”5.2.5、半导体只读存储器ROM

（2）SIMOS编程机理

擦除：紫外光线(12mw/cm2)照射SIMOS管15~20分钟，FG上的电子获得足够的能量，跃迁回衬底写入“1”，使得SIMOS管变成低开启管，加较低电压即可通导

因出厂产品都是无电子的，即都存“1”，故编程是写“0”，使FG上有电子；擦除是写“1”，即去除FG上的电子

5.2.5、半导体只读存储器ROM

SIMOS管擦除是通过紫外线光照，编程则通过热电子隧道效应（3）SIMOS管EPROM存储位元和只读的实现

1个SIMOS管构成1个EPROM存储位元，见图5.15(C)编程后即可投入使用只读：W(CG)和D均接＋5V；S：接地

SIMOS通导，说明FG上无电子为低开启管，读出“1”

SIMOS不导通，说明FG上有电子为高开启管，读出“0”555.2.5、半导体只读存储器ROM

（4）EPROM存储芯片基本结构：m字×8位/16位引脚和逻辑功能图5.2.5、半导体只读存储器ROM

（4）EPROM存储芯片参见P252的表5.65.2.5、半导体只读存储器ROM

（5）EPROM的优缺点

EPROM的缺点不能在线擦除和编程不能对单个存储单元擦除，只能以片为单位擦除芯片封装麻烦，需留透明石英窗口，以便紫外线擦除编程后，还须用不透明物体覆盖石英窗口，以免芯片存储的信息由于光照局部被擦除

EPROM优点因存储位元为单管，故集成度高，功耗小耐久性好(常温下保持时间：100年；125℃：10年）

5.2.5、半导体只读存储器ROM

4、

E2PROM(ErasableandProgrammablebyElectric)

广泛使用的是FLOTOX管（浮栅隧道氧化层MOS（1）FLOTOX管结构叠栅结构，与SIMOS管有两点不同隧道氧化层仅在漏区上方隧道氧化层厚度不大于20nm导致CG与FG、FG超薄氧化层与部分漏区构成两个串联平板电容C1、C2，且C1>>C2C1C25.2.5、半导体只读存储器ROM

（2）FLOTOX管存储信息原理

假定：浮栅有电子表示存“0”，即高开启管存“0”；无电子表示存“1”，即低开启管存“1”。擦除是写“1”，编程是写“0”编程条件：CG接20V；D接地

结果：D区自由电子被强拉到FG，产生附加电场，FLOTOX变成高开启管，写入“0”擦除条件：CG接地，D接20V

结果：FG上的自由电子被拽回D，区附加电场消失，FLOTOX变成低开启管，写入“1”5.2.5、半导体只读存储器ROM

（2）FLOTOX管存储信息原理

只读条件：CG接3V，D接5V，S接地结果：不通导，读出“0”； 通导，读出“1”

何谓F—N隧道效应(FowlerNordheim)：亦称冷电子隧道效应。在强正电场作用下，自由电子在漏或(源)与浮栅之间双向穿越薄氧化层的物理现象

低开启管，开启电压0.8V高开启管，开启电压7V5.2.5、半导体只读存储器ROM

（3）FLOTOX管存储位元

DDDLSSGCGFGNMOSFLOTOXATT1T2WL图5.18FLOTOX双管位元电路

擦除:A点接地,DL接20V，T2管S极浮空，WL加20V的脉冲。使T2管FG上的自由电子被拉回漏区，T2变为低开启管，写入“1”，完成擦除

编程:A点接20V，DL浮空，T2管S极接地，WL加20V的脉冲。使得T2管CG为20V形成沟道，其漏极亦接地，导致漏区的自由电子被强拉到FG。T2变为高开启管,写入“0”，完成编程

读出：A点接+3V，T2管S极接地，DL接读出放大器RA，WL加+5V的脉冲。若T2不通导，说明它处于高开启管状态，RA读出信息“0”，否则读出信息“1”5.2.5、半导体只读存储器ROM

（4）EEPROM存储芯片最小容量16Kb/片，最大容量64Mb/片按地址在线擦除和编程，信息保持时间，10年以上擦写次数：104105（5）EEPROM优缺点优点可在线擦除和编程，可单地址擦除和编程因不需留擦除用的石英窗口，芯片封装容易缺点集成度变低，同容量的EEPROM比SIMOSEPROM大10倍编程和擦除功耗都较大5.2.5、半导体只读存储器ROM

5、FLASH——快闪存储器（1）FLASH概述Flash存储器1983年由Intel公司首先推出，商品化于1988年Flash存储技术是在EPROM和EEPROM的基础上发展起来的集成度从最初的每片64kb发展到现在的每片256Mb产品读出速度也从300ns提高到45ns价格也不断降低，从1991年的80$/Mb降到目前的每Mb不足0.5美元5.2.5、半导体只读存储器ROM

（1）FLASH概述优点具有像EPROM一样的单管位元结构并沿用了传统EPROM的热电子隧道效应的编程机制，尺寸小、集成度高、功耗低、不需要高压编程又具有EEPROM在线冷电子F-N隧道效应的擦除特点，可在线片擦除或块擦除，可单地址编程是目前唯一具有大容量、非挥发性、低价格、可在线改写和较高速度几个特性共存的存储器缺点不能单地址擦除，制造工艺复杂，价格较贵擦写次数只有106次，速度最快45ns主要用途适用于在线编程的大容量、高密度存储领域作为外设得到广泛应用5.2.5、半导体只读存储器ROM

（2）存储位元结构单管叠栅结构ETOX（EPROMTunnelOxide）5.2.5、半导体只读存储器ROM

（3）存储信息原理

编程

条件：CG、D接1220V；S接地

结果：发生热电子隧道效应，热电子穿过隧道氧化层进入FG，开启电压变高（7V），写入“0”擦除条件：CG、D接地，S接1220V

结果：S与FG极间发生F-N隧道效应，FG上电子被拽回源区，开启电压变低（2V以下），写入“1”5.2.5、半导体只读存储器ROM

（4）FLASH存储芯片基本结构：m字×8位/16位/32位引脚除多一个编程电源VPP外，同SRAM单地址编程时间为s、整片编程时间为s块擦除时间为ms、整片擦除时间为s5.2.5、半导体只读存储器ROM

非挥发性存储芯片比较

芯片种类MROMPROMEPROMEEPROMFlash集成度32Mb512kb64Mb64Mb256Mb字位结构4,8,164,88,168,16,328,16,32取数时间25~400ns3~100ns15~300ns35~300ns45~300ns擦除方法不能擦除不能擦除脱机紫外光片擦除在线电单元擦除在线电片或块擦除编程方法掩模编程用户按位元编程用户按单元编程在线按单元编程在线按单元编程功耗20mW~1W500mW~1W100mW~1.8W100mW~250mW150mW左右编程电压5~7V12~25V10~30V6~20V5.2.5、半导体只读存储器ROM

第5.3节按内容寻址存储器CAM5.3按内容寻址存储器CAM知识点了解CAM概述了解CAM存储位元电路了解CAM重点掌握CAM的基本概念1、何谓CAM（ContentAddressedMemory）：依所存信息的全部或部分进行寻址，然后再存取的随机存储器2、特点依内容，找地址，然后再读写具有读、写、保持和与所有单元同时比较的四种功能5.3.1CAM概述3、为什么提出(引入)CAM

从数据块中查找某数据，有两种方法顺序查找：用软件实现，速度慢同时查找：被查找的数据同时和所有单元比较，相同给出标志，用硬件实现、速度快网络与网络的连接人工智能计算机中的存储器从数据块中查找比某数据大的或小的数据，有否，有多少5.3.1CAM概述

使用桥接器：要发送信息源站名目的站名要传信息

4、CAM在网络与网络的链接应用举例CAM1存以太网2的工作站名;CAM2存以太网1的工作站名以太网2工作站名1工作站名2工作站名3工作站名n-1…………以太网1工作站名1工作站名2工作站名3工作站名m-1…………桥接器CAM1CAM2CPU1CPU21、CAM的逻辑组成

(1)MM:信息的驻在地(3)MR:屏蔽不参与比较的位或不写入的位(2)IR:存放关键字。亦称比较数、比较字(4)FR:存放符合与否的标志(5)AS:实现比较后选址(6)AR:地址寄存器(7)RR:接收读出信息5.3.2CAM存储位元电路2、CAM存储位元电路⑴结构组成①触发器:寄存“1”或“0”信息。T1、T2、Rb1、Rb2、Rc1、Rc2构成

②读出门:T5、T6、T7(OC门)构成,读出时高为“1”,低为“0”③比较器:四个二极管和T3、T4构成5.3.2CAM存储位元电路①或W为低：保持原存信息不变②

、D比较数的0、1端的输入(比较数寄存器某位的0、1端)。D为高，说明比较数相应位为“1”，否则为“0”

⑵工作原理假定:T1通(C1点低)、T2止(C2点高)存“1”T1止(C1点高)、T2通(C2点低)存“0”③若输入信息与位元中信息相同，C输出为低电平，否则为高电平，逻辑表达式为：C1•D+C2•位元中的数为“0”：C1高,C2低;为“1”：C1低,C2高比较数的位为“0”：D低,

高;为“1”：D高,低

位元中的数为“0”：C1高,C2低；为“1”:C1低,C2高比较数的位为“1”：D高,低；为“0”:D低，高5.3.2CAM存储位元电路5.3.3CAM1．逻辑组成4字×4位线选法CAM逻辑简图5.3.3CAM2．工作原理（1）写入：当为低电位时，可向CAM写入不屏蔽，M0~M3都为低电位，允许数据D0~D3写入，在字驱动脉冲时，则将4位数据并行写入地址单元如要屏蔽第i位，使其保留原来信息，则加高电位，第i位数据被屏蔽，不允许写入，其它位允许写入（2）读出：为高电位，可从CAM读取数据。在字驱动脉冲时，打开读出门T6。将地址单元中4位数据并行读出，再经“线或”门输出到Ri（3）比较：为高电位、M0~M3为低电位时，CAM执行全位比较若第i字4位都相符，该字给出符合信号，Ci为高电位否则Ci为低电位，表示不符合（4）保持：当为高电位，CAM处于保持状态5.3.3CAM3．CAM特点可并行对存储器所有单元的所有位同时进行比较利用CAM的屏蔽寄存器可实现对存储器所有单元的一位或部分位同时进行比较，使CAM变得更加灵活方便CAM存储位元、存储器结构都比较复杂，造价比较高，功耗也比较大第5.4节内存储器的设计5.4、内存储器设计知识点了解内存储器设计的原则和方法理解内存储器设计中的有关问题存储容量的扩展负载计算速度估算与CPU的连接理解DRAM刷新重点掌握内存储器设计5.4、内存储器设计SCM的设计目的：利用半导体存储芯片和其它逻辑芯片，构成所需要的存储器由存储芯片（mk×n位/片）构成存储器（Mk×N位）其它逻辑芯片：例如地址寄存器、地址译码器、刷新控制电路等

5.4.1、设计存储器的原则和方法一般原则根据使用要求，结合实际条件进行设计，使其具有良好的性能价格比使用要求存储器的性能指标：速度、容量、字长存储器的性质：主存、Cache、CM DRAM、SRAM、ROM存储器的环境条件：温度、湿度、船载、机载实际条件现有芯片：集成度、速度、功耗、字位结构技术条件：测试条件、设计水平生产工艺：测试、组装、加工等技术水平设计的方法步骤1、系统设计（提出总体方案）提出存储器的性能指标和功能要求字长、容量、存取时间、存储周期、使用场合总线宽度、控制方式、纠检错能力、环境条件确定存储结构组成和外围电路，芯片类型存储芯片类型：SRAM、DRAM、BiRAM、ROM外围芯片类型：ECL、TTL、MOS、CMOS选址方法：重合法、线选法系统结构：多体、单体，编址方式5.4.1、设计存储器的原则和方法设计的方法步骤2、逻辑设计（实施总体方案）重点！容量扩展 负载计算与分析速度估算纠检错逻辑设计：提高可靠性3、工艺设计（工程实现）印刷电路板的尺寸、层次、走线要求机加工、电装配的要求工艺规程、考核条件器件老化、测试、筛选条件及参数的确定5.4.1、设计存储器的原则和方法5.4.2、存储器的逻辑设计1、存储容量的扩展位扩展存储芯片(mk×n位/片)构成存储器(mk×N位)字扩展存储芯片(mk×n位/片)构成存储器(Mk×n位)字位同时扩展存储芯片(mk×n位)构成存储器(Mk×N位)注意：m<M，n<N1、存储容量的扩展位扩展存储芯片(mk×n位/片)构成存储器(mk×N位)特点：存储单元个数不变，字长加长；即芯片地址码位数与存储器的地址码位数相同，每个存储单元中所含存储位元数增加。给出地址后，所有芯片均工作需存储芯片数：N/n片例如：由16K×8位的芯片组装成16K×32位存储器需要：32/8＝4（片）芯片间各端点（引脚）如何连接地址端，-CS、-WE、-OE端（若有）：分别并接数据输入、输出端：各位单独引出5.4.2、存储器的逻辑设计1、存储容量的扩展位扩展（注意信号线的连接，图中D、Q无复用）5.4.2、存储器的逻辑设计1、存储容量的扩展字扩展存储芯片(mk×n位/片)构成存储器(Mk×n位)特点：存储单元个数增加，字长不变；即芯片地址码位数小于存储器的地址码位数，芯片和存储器二者的存储单元中所含位元数相同。给出地址后，选中芯片工作需存储芯片数：M/m例如：由32K×8位的芯片组装成128K×8位存储器需要：128K/32K＝4（片）芯片间各端点如何连接A、-WE、-OE(若有)、数据输入输出端：分别并接-CS：单独引出。与增加的高位地址码（存储器地址码位数减芯片的地址码位数）的译码结果连接5.4.2、存储器的逻辑设计1、存储容量的扩展字扩展5.4.2、存储器的逻辑设计1、存储容量的扩展字、位同时扩展存储芯片(mk×n位)构成存储器(Mk×N位)特点：存储单元个数，字长同时增加，即存储器地址码位数多于芯片地址码位数，存储器存储单元中位元数大于芯片存储单元中位元数。给出地址，同行芯片工作需芯片数：M/m

N/n例如：由16K×4位的芯片组装成128K×32位存储器需要：128K/16K

32/4＝8×8＝64（片）芯片间各端点的连接A、-WE、-OE(若有)：分别并接-CS：位向(同行)并接，字向(不同行)独立引出D、Q：字向(同列)并接，位向(不同列)独立引出5.4.2、存储器的逻辑设计字、位同时扩展5.4.2、存储器的逻辑设计2、负载计算驱动与负载的有关问题存储器的逻辑设计中，外围电路芯片是驱动，存储芯片的各端点就是负载逻辑电路的负载能力