第八讲存储器接口设计

第八讲存储器接口设计教学内容存储器的类型和各自特点；存储器接口设计；教学目的了解存储器的分类和各自特点；掌握存储器的接口设计方法静态RAM的数据线、地址线如何与CPU系统连接；静态RAM的控制线(OE/CS/CE/WE等)如何与CPU系统连接；进一步理解一些常用IC的功能（244/245、273/373、138、各种与门、或门、非门、与非门、或非门）；培养看懂电路框图、原理图的能力；能够配合硬件电路编写相应的软件代码。8.1存储器基本概念作用：存放程序代码和各种数据；CPU通过Cache读取内存中的程序、数据，进行处理、运算、控制；分类：Cache/内存/外存（读写速度从高到低，容量从小到大）；存储介质：半导体/磁/光；RAM(RandomAccessMemory)和ROM(ReadOnlyMemory)RAM：可读可写，断电后信息丢失；存放程序运行中的临时数据。PC系统中的内存、COMS属于RAM；ROM：可读，不能按照普通方法写；断电后信息不丢失；存放程序代码、掉电后需要保存的数据等。BIOS芯片。RAM可进一步分为静态（SRAM）和动态（DRAM）；ROM有ROM/PROM/EPROM/EEPROM；目前还有能按常规方法(无需紫外线擦、高压写)可读、可写的Flash；8.1存储器基本概念分类：RAM可进一步分为静态RAM和动态RAM；SRAM——StaticRAM

静态RAM依靠双稳态触发器存储信息，即一个双稳态电路单元存放一位二进制信息，一种稳态为0，另一种稳态为1。只要电源正常就能长期保存信息，不需动态刷新，所以称为静态存储器。本课中所用的6116/6264等即属于静态RAM。静态RAM的速度快，功耗较大，集成度较低，常用于小容量的存储器中。

DRAM——DynamicRAM

动态RAM依靠电容暂存电荷来存储信息，电容充电至高电平为1，放电至低电平为0。由于暂存电荷会逐渐泄漏，需要定期补充电荷来维持为1的存储内容，这种方法称为动态刷新。动态RAM即使在不断电的时候，也必须定时刷新，但这种刷新是自动进行的并不需要使用人员干预。动态RAM功耗较小，集成度较高，但速度稍慢一些。常用来构成容量较大的存储器。

DRAM还可分为DRAM/EDO-RAM/SDRAM/DDR-SDRAM8.1存储器基本概念分类：DRAM还可分为DRAM/EDO-RAM/SDRAM/DDR-SDRAM；DRAM——DynamicRAM

DRAM没有系统时钟，存取速度慢，其接口多为72线的SIMM类型。已淘汰；EDO-RAM——ExtendedDataOutRAM

EDORAM同DRAM相似，它取消了扩展数据输出内存与传输内存两个存储周期之间的时间间隔，故而速度比普通DRAM快15-30%。早期的Pentium/K6中使用，已淘汰。SDRAM——SynchronizedDynamicRAM

利用一个单一的系统时钟同步所有的地址数据和控制信号。使用SDRAM不但能提高系统表现，还能简化设计、提供高速的数据传输。访问速度最大可达到133MHz。810/815(E/P)/KT133(A)等芯片组搭配的内存都为SDRAM。8.1存储器基本概念分类：DRAM还可分为DRAM/EDO-RAM/SDRAM/DDR-SDRAM；DDR-SDRAM——DoubleDataRateSDRAM

现代PC中的CPU处理速度越来越快，对内存的要求也更高。若内存的访问速度不能提高，CPU速度再快，整个系统的性能也会受到影响。 DDR，是“双倍速率SDRAM”的意思，它在时钟的上、下沿都能进行数据传输，其性能为SDRAM的两倍，制造成本只比SDRAM略高一些（约为10%左右）。

目前主流PC的内存都是DDR型的。8.1存储器基本概念分类：ROM有ROM/PROM/EPROM/EEPROM；Flash；ROM中的信息只能被读出，而不能被操作者修改或删除，故一般用于存放固定的程序，如监控程序、汇编程序等，以及存放各种表格，通常为OTP(OneTimeProgrammable)型，即只能一次性编程，不能重复使用； 若要重复使用，需用PROM：EPROM/EEPROM在系统：可以在用户程序运行过程中，由用户程序进行擦除、写入操作。8.1存储器基本概念分类：ROM有ROM/PROM/EPROM/EEPROM；Flash；EPROM（ErasableProgrammableROM）可擦除可编程ROM

擦除内部信息需要用紫外灯照射；写时需要专门编程器；EEPROM（ElectricallyErasableProgrammableROM）电可擦除可编程ROM）：擦除、写入都需要专门编程器；IC芯片编号：27Cxxx(16/32..)——28Cxxx(64/128)——29Cxxx(1024b)——8.1存储器基本概念分类：ROM有ROM/PROM/EPROM/EEPROM；Flash；Flash：又称闪存，由于擦除、写入无需额外的高电压；支持在线、在系统编程；可重复擦、写万次以上；数据至少可以保持10年；擦写速度较快(几个ms内)等特性，在在数码相机、USB接口闪盘等电子产品中大显身手，其透人的优异性能得到了广大用户的青睐。

IC芯片编号：27Cxxx(16/32..)——28Cxxx(64/128)——29Cxxx(1024b)——8.1存储器基本概念有关性能参数：内存条的工作频率、总线宽度、带宽 一根内存条上面通常有8/16块DRAM芯片，每块DRAM的容量视内存条的容量而定； 当前SDRAM/DDR内存条的工作频率为100MHz/133MHz/150MHz等，由主板上的时钟电路提供； 当前内存条的总线宽度为64位； 带宽=工作频率×内存总线宽度； 带宽越大，说明和CPU交换数据时，其数据吞吐能力越强，系统性能越高。例如：

PC-100SDRAM内存带宽＝100MHz*64bit=800MB/s DDR-200内存带宽＝100MHz*2*64bit=1600MB/s DDR-266内存带宽＝133MHz*2*64bit=2100MB/s8.1存储器基本概念有关性能参数：容量：1B=8b；1KB=1024B；1MB=1024KB；1GB=1024KB；(部分厂家也按1K=1000，1M=1000K，1G=1000M换算)

如何通过芯片编号看其容量？ 除通过查阅芯片的Datasheet获知芯片容量外，还可通过其编号得出其容量： ①公司缩写 ②存储器类别：61/62—SRAM；27—EPROM；

28—EEPROM；29—FLASH ③制造工艺：C—Cmos ④以Kb为单位的容量数字：16—16Kb=2KB；

64—64Kb=8KB 8.1存储器基本概念有关性能参数：都以字节编址：内部每一个字节存储单元都有一个地址——存储单元地址； 如：2KB的存储器就有2K(2×1024)个存储地址，需要用11根地址线(A10-A0)来寻址各个存储单元；

思考：

8KB/32KB/128KB的存储器分别需要多少根地址线来寻址各个存储单元？

8KB：需要13根地址线(A12-A0)寻址各个存储单元；

32KB：需要15根地址线(A14-A0)寻址各个存储单元；

128KB：需要17根地址线(A16-A0)寻址各个存储单元；8.2存储器接口设计SRAM—6116接口设计8.2存储器接口设计SRAM—6116接口设计6116的管脚功能表——CS/OE/WE如何控制6116的工作CS——芯片片选控制信号管脚：只有该管脚电平为0，芯片才工作；OE——输出使能：只有该管脚电平为0，有效数据才能从D7-D0输出；WE——写使能：只有该管脚电平为0，有效数据才能从D7-D0写入；

CS/OE组合控制芯片的读取操作；

CS/WE组合控制芯片的写入操作；具体如何控制？——时序8.2存储器接口设计SRAM—6116接口设计6116的读时序(图中时间均为ns级)要求读操作期间CS一直保持低电平(其时间长短由程序控制)；有效数据在OE变为低后最多TOE时间后出现在D7-0，直到OE或CS变为高为止；OE/CS变为高后最多TOHZ/TCHZ后D7-0数据变无效(高阻态)。8.2存储器接口设计SRAM—6116接口设计6116的写时序（WE控制）(图中时间均为ns级)要求写操作期间CS一直保持低电平(其时间长短由程序控制)；CS变为低后，CPU将有效地址/数据送至A10-0/D7-0；此后，若WE管脚出现一宽度至少为TWP的负脉冲，便可以将D7-0有效数据写入相应存储单元。6116写操作也可由CS控制8.2存储器接口设计SRAM—6116接口设计6116的写时序（CS控制）(图中时间均为ns级)写操作期间WE先于CS变为低电平；WE保持低期间，CPU将有效地址/数据送至A10-0/D7-0；此后，若CS管脚出现一宽度至少为TCW的负脉冲，便可以将D7-0有效数据写入相应存储单元；启示： 可以根据芯片的控制时序，灵活地进行硬件电路设计； 理解芯片管脚功能、工作时序是正确设计的关键。8.2存储器接口设计SRAM—6116接口设计存储器芯片通常都有独立的地址线(Axx-A0：根数和容量有关)、数据线(D7-D0)、控制线(CS/OE/WE/RE等)；此类存储器芯片与CPU系统的接口设计相对简单：它的8位数据线和CPU系统的8位数据线直接相连；它的所有地址线和CPU系统的低位地址线直接相连；输出使能信号OE受CPU系统MEM读信号MEMR控制；写使能信号WE受CPU系统MEM写信号MEMW控制； 结合CPU系统MEM的读、写时序以及存储器芯片的工作时序，不难理解上述连接方法的原理。 此类存储器芯片接口设计的关键在于：其CS该如何被控制？用CPU系统中的高位地址线控制CS8.2存储器接口设计SRAM—6116接口设计此类存储器芯片接口设计的关键在于：用CPU系统中的高位地址线控制CS？线选法

用未使用的高位地址中的某一位直接控制CS。连线简单；同一存储单元具有多个地址：如右图中6116的2KB空间000H～7FFH中的000H存储单元的存储地址可以是：

A19-1615-1211-87-0 xx7/4/2/000PC系统中较少使用，MCU系统中多用(且用I/O口线选)。8.2存储器接口设计SRAM—6116接口设计此类存储器芯片接口设计的关键在于：用CPU系统中的高位地址线控制CS？全译码法

用未使用的高位地址中的所有位间接控制CS，即当所有高位满足一定条件时才选中CS。右图中6116的2KB空间在系统中的实际地址为：00000H～007FFH，即当A19-11=000000000时，CS为低；地址无重叠；思考：若6116的地址范围为FF000～FF7FFH，高9为地址线该如何全译码？若为80800H～80FFFH又该如何？8.2存储器接口设计SRAM—6116接口设计此类存储器芯片接口设计的关键在于：用CPU系统中的高位地址线控制CS？思考：若6116的地址范围为FF000～FF7FFH，高9为地址线该如何全译码？若为80800H～80FFFH又该如何？8.2存储器接口设计SRAM—6116接口设计此类存储器芯片接口设计的关键在于：用CPU系统中的高位地址线控制CS？线选法全译码法实际应用中，更多地采用全译码方式，因为全译码方式不会产生地址重叠区；但在具体应用时，又有一些技巧：用剩余高位中的高位产生组选信号；剩余高位中的低位再和组选信号组合进一步控制MEM芯片CS；

这样便于系统中MEM的扩展(MEM的类型、容量有别)；

产生组选信号以及进一步产生CS信号时，既可以使用基本的门电路，也可以使用138译码器，还可以使用其它芯片，应该根据实际灵活选择、设计。8.2存储器接口设计EPROM—27xxx管脚功能、操作时序EPROM需要用专门设备——编程器才能进行擦除、写入操作（需要在VPP管脚上施加高电压），因此此类存储器芯片比RAM少了WE，多了VPP、PGM管脚，在系统中多作为只读设备来使用。8.2存储器接口设计27xxx管脚功能、操作时序27xxx的读时序(与6116的读时序类似)所有IC器件的操作时序中对各阶段的时间长短(如TCE、TOE等)都有基本的要求，具体可参看器件的Datasheet文档。操作、控制它们时不能违背这些基本要求。8.2存储器接口设计27xxx管脚功能、操作时序27xxx的擦、写时序(复杂，设计其编程器时有用)所有IC器件的操作时序中对各阶段的时间长短(如TCE、TOE等)都有基本的要求，不能违背，具体可参看器件的Datasheet文档。8.2存储器接口设计综合例：8088系统中，使用一片6264和一片2764组成存储器，要求6264的地址空间为00000H～01FFFH，2764的地址空间为02000H～03FFFH，该如何设计硬件电路？解：6264容量为8KB，用13根地址线A12～0寻址；2764容量为8KB，用13根地址线A12～0寻址；系统总的存储器容量为16KB，需要14根地址线A13～A0，存储空间范围为00000H～03FFFH，8088系统高六位地址A19～A14始终为000000B；仅当A19～A14A13=0000000B时，选中6264；仅当A19～A14A13=0000001B时，选中2764；8.2存储器接口设计综合例：8088系统中，使用一片6264和一片2764组成存储器，要求6264的地址空间为00000H～01FFFH，2764的地址空间为02000H～03FFFH，该如何设计硬件电路？解：仅当A19～A14A13=0000000B时，选中6264；仅当A19～A14A13=0000001B时，选中2764;也可用138译码器实现8.2存储器接口设计综合例：8088系统中，要求6264的地址空间为00000H～01FFFH，2764的地址空间为02000H～03FFFH，该如何设计硬件电路？解：A19-16A15-13=0000000时，Y0=0，选中62