白底 9第9章MOS场效应晶体管课件

第九章MOS场效应晶体管9-1，MOS管基本原理9-2，MOS管的电学参数1阈值电压9-3，电流方程9-4，其他电学参数前言，1第九章Mos场效应晶体管原理参考书：双极型与MOS半导体器件原理黄均鼎汤庭鳌编著 复旦大学出版社晶体管原理半导体器件电子学（英文版）美国，R.M.Warner,电子工业出版社前言，29-1

MOS晶体管工作原理

9-1-1MOS晶体管的结构特点和基本原理9-1-2MOS晶体管的阈值电压分析9-1-3MOS晶体管的电流方程9-1-4MOS晶体管的瞬态特性2000-9-203VLSICAD,CHP.09-1-1

MOS晶体管的基本结构MOS晶体管---MOSFET,金属-氧化物-半导体场效应晶体管基本结构：源区，漏区，沟道区,图1-1-2，图1-1-1,主要结构参数：沟道长度（1-1-2,栅极图形沟道长度poly,实际沟道长度S-D）沟道宽度W (1-1-3,W=W1+W2+W3)栅氧化层厚度tox源漏区结深Xj（见图1-1-1）2000-9-205VLSICAD,CHP.09-1-2MOS管基本工作原理

工作原理--栅压控制器件(1-1-4能带图)Vgs=0，截止0<Vgs<Vt，截止（沟道表面耗尽、弱反型）Vgs>Vt（图1-3-3）开启

情况1：Vds=0

情况2：

Vds>0转移特性曲线（图1-1-5，漏级电流，栅压，漏压，阈值电压）输出特性曲线---I-V曲线（图1-1-6，截止区，线性区，饱和区，击穿区）问题：为什么MOS晶体管也叫单极晶体管？

2000-9-206VLSICAD,CHP.09-1-3MOS晶体管的分类

按导电类型：NMOS管：

N沟道

MOS晶体管PMOS管：

P沟道

MOS晶体管按工作机制分：增强型器件：（也叫常截止器件）耗尽型器件：（也叫常导通器件）图1-1-92000-9-207VLSICAD,CHP.09-2MOS管的阈值电压分析

阈值电压定义：使沟道区源端半导体表面达到强反型所需要的栅压。阈值电压Vt：决定MOS管状态的关键。Vgs<Vt：截止态；Vgs>Vt：导通态。

2000-9-209VLSICAD,CHP.09-2-1影响阈值电压的因素

定义：Vt=Vgs

|表面强反型时表达式：Vt=VFB+2фF-QBm/Cox

电压降在平带电压，强反型电压，栅氧化层计算：将公式1-1-3到1-2-8代入上式2000-9-2010VLSICAD,CHP.02000-9-2011VLSICAD,CHP.09-2-2体效应对阈值电压的影响Vbs不是0时，产生体效应。例：对nmos管Vbs<0，源和漏PN结反偏--

QBm增加--阈值电压增加计算：公式1-2-11和1-2-13（下页）理论结果：

Vbs增加，则阈值电压增加衬底浓度增加，则阈值电压增加实验结果：图1-2-12000-9-2013VLSICAD,CHP.0体效应公式2000-9-2014VLSICAD,CHP.09-2-3离子注入调节阈值电压例1：增强型器件要高的阈值电压高的阈值电压用高的衬底掺杂完成，但击穿电压低、结电容大、体校应系数大。做法：离子注入产生局部高的衬底浓度，注入和衬底相同类型的杂质。例2：耗尽型器件要低或相反的阈值电压做法：离子注入和衬底相反类型的杂质，以便形成原始沟道。2000-9-2015VLSICAD,CHP.09-2-4短、窄沟道效应对阈值电压的影响2窄沟道效应现象：图1-1-9,W方向，电场的边缘效应使W增加分析：耗尽层体积增加--使栅压控制的耗尽层电荷增加--使阈值电压增加公式：1-2-30其它场区注入使Vt增加漏感应势垒降低效应使Vt下降综合公式：1-2-312000-9-2017VLSICAD,CHP.09-3电流方程四端器件图（1-3-1）2维电场（1-3-2）推导近似方程推导和结果（式1-3-9）导电因子（式1-3-8）沟道区夹断现象(图1-3-3)2000-9-2018VLSICAD,CHP.0四端MOS器件2000-9-2019VLSICAD,CHP.0简单方程2000-9-2021VLSICAD,CHP.0夹断现象2000-9-2022VLSICAD,CHP.09-3-3饱和区沟道长度调制效应现象：图1-3-9，实际I—V特性饱和区电流不饱和原因：图1-3-8对电流方程的修正：在下式中2000-9-2023VLSICAD,CHP.09-4MOS晶体管的瞬态特性9-4-1MOS晶体管的本征电容定义：由沟道区内的耗尽层电荷和反型层电荷随外电压变化引起的电容。9-4-2MOS晶体管的寄生电容源漏区PN结电容：CjSB、CjDB，图1-4-6覆盖电容：CGS、CGD,图1-4-9,CGB,图1-4-9,9-4-3MOS晶体管瞬态分析的等效电路*大信号瞬态模型：图1-4-10简化模型：图1-4-119-4-4MOS晶体管的本征频率*本征频率fM

,是晶体管的最高工作频率结论：频率和沟道长度的平方成反比：L下降，速度提高。2000-9-2025VLSICAD,CHP.09-4-本征电容，源漏区结电容2000-9-2026VLSICAD,CHP.09-4-覆盖电容2000-9-2027VLSICAD,CHP.09-5MOS晶体管的其它电学参数1阈值电压VT漏极电流ID工作速度跨导沟道电阻其它2000-9-2029VLSICAD,CHP.09-5MOS晶体管的其它电学参数2工作速度切换时间：电子从源到漏的所需要的时间公式：τ=L2/(μ*VDS)

跨导Gm=(dIDS

/dVGS)|VDS不变

图1-1-5沟道电导Gd=(dIDS

/dVDS)|VGS不变图1-1-62000-9-2030VLSICAD,CHP.09-5MOS晶体管的其它电学参数2导电因子、增益因子导电因子K因子、本征导电因子K’结论：导电因子由工艺参数K’和设计参数W/L决定。2000-9-2031VLSICAD,CHP.0第九章小结MOS晶体管的结构特点和基本原理MOS晶体管的阈值