存储器及其接口课件

微机原理与接口技术存储器及其接口存储器及其接口存储器的概念、分类和要素内（半导体）存储器IBM-PC/XT中的存储器、扩展存储器及其管理外存储器CPU与存储器的连接内存模组的基本构造主流内存条介绍内存相关技术存储器的概念、分类和要素简介半导体存储器的分类选择存储器件的考虑因素2半导体存储器的分类按使用元件分类从应用角度分类I．按使用元件分类（1）双极型由TTL（Transistor-TransistorLogic）晶体管逻辑电路构成。存储器工作速度快，与CPU处在同一量级集成度低、功耗大、价格偏高（2）单极型（MOS型）用来制作多种半导体存储器件，如静态RAM、动态RAM、EPROM、E2PROM、FlashMemory等。集成度高、功耗低、价格便宜速度较双极型器件慢II．从应用角度分类半导体存储器随机存取存储器（RAM）只读存储器（ROM）静态RAM（SRAM）动态RAM（DRAM）掩膜式ROM可编程ROM（PROM）可擦除PROM（EPROM）电可擦除PROM（E2PROM）闪速存储器(FlashMemory)

3选择存储器件的考虑因素易失性存储容量功耗存取速度性能/价格比可靠性集成度返回内存储器随机读写存储器（RAM）只读存储器（ROM）随机读写存储器（RAM）RAM的基本结构及组成静态RAM（SRAM）动态RAM（DRAM）新型RAM技术及芯片RAM的组成1．存储体存储芯片的主体，它由若干个存储单元组成。一个存储单元为一个字节，存放8位二进制信息。每个存储单元有一个地址（称为存储单元地址）存储体总是按照二维矩阵的形式来排列存储元电路。体内基本存储元的排列结构通常有两种。一种是“多字一位”结构（简称位结构），其容量表示成N字×1位。例如，1K×1位，4K×1位。另一种排列是“多字多位”结构（简称字结构），其容量表示为：N字×4位/字或N字×8位/字。如静态RAM的6116为2K×8，6264为8K×8等。2．地址译码器

接收来自CPU的N位地址，经译码后产生地址选择信号3.读/写驱动电路包括读出放大和写入电路。4．三态数据缓冲器用于暂时存放来自CPU的写入数据或从存储体内读出的数据。5．控制电路接收片选信号及来自CPU的读/写控制信号，形成芯片内部控制信号

RAM的结构框图随机存储器的基本结构框图地址译码器

存储矩阵读\写驱动电路

三态数据缓冲器控制电路地址线控制线数据线………静态RAMSRAM的基本存储电路SRAM芯片的应用CMOS的基本存储电路AB行选线X列选线YI/O6管CMOS静态存储电路图I/OD位线D位线T1T2T4T3VCCT5T6T7T86管存储电路T1、T2、T5、T6为N沟道增强型管；T3、T4为P沟道增强型管。该电路有两种稳定状态：T1截止、T2导通、T4截止为状态“1”；T1导通、T2断开、T3截止为状态“0”。SRAM芯片应用常用的SRAM芯片有2114（1K×4）、2142（1K×4）、6116（2K×8）、6232（4K×8）、6264（8K×8）、和62256（32K×8）等。GND1182114910A6A5A4A3A0A1A2CSVCCA7A8A9D0D1D2D3WE符号名称功能A0

～A9地址线接相应地址总线，用于对某存储单元寻址D0

～D3双向数据线用于数据的写入和读出片选线低电平时，选中该芯片写允许线

=0,=0时写入数据VCC电源线+5V（1）Intel2114引脚及其符号功能说明SRAM芯片应用（2）6116引脚及其符号功能说明6116工作方式D0~D7010读输出00×写输入1××隔离高阻

DRAM的基本存储电路电容CD有电荷表示“1”，无电荷表示“0”。若地址经译码后选中行选线X及列选线Y，则T1、T2同时导通，可对该单元进行读/写操作。T2为一列基本存储单元电路上共有的控制管。CDT1字选择线刷新放大器位选择线T2单管动态RAM存储电路数据线（D）DRAM芯片应用

NC

DIN

WE

RAS

A0

A2

A1

GND

——

——

——

——

VCC

CAS

DOUT

A6

A3

A4

A5

A7

——

——

——

——

116

215

314

413

512

611

710

8

9

2164A引脚2164A引脚及内部结构示意图DRAM芯片结构DRAM芯片结构：存储阵列为多页面结构，地址线为行地址和列地址分别传送，由行选通(RAS)信号和列选通信号控制。数据线分为输入和输出，WE有效为写，无效为读。RAS：RowAddressStrobeCAS：ColumnAddressStrobe行选择信号列选择信号行地址译码器地址WE数据输出数据输入位存储单元地址锁存器列地址译码器RASCAS只读存储器掩膜式ROM可编程的ROM可擦除可编程的ROM电可擦可编程的ROM闪速存储器（FlashMemory）1.掩膜式ROM单译码结构：简单4×4位MOS管的结构电路及其MROM对应的内容位字位3位2位1位0字00（1）1（0）1（0）0（1）字10（1）1（0）0（1）1（0）字21（0）0（1）1（0）0（1）字30（1）0（1）0（1）0（1）说明：当输出线上有反相时，掩膜式ROM的内容就为括号中的值。掩膜式ROM的内容复合译码结构复合译码结构：3.可擦除可编程的ROMN衬底P+P++++S(源极)SiO2浮空多晶体栅D(漏极)(a)EPROM结构示意图EPROM芯片上方有一个石英玻璃窗口，当用一定波长、一定光强的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。4.电可擦可编程的ROME2PROM结构示意图在EEPROM中，使浮动栅带上电荷与消去电荷的方法与EPROM是不同的。在EEPROM中，漏极上面增加了一个隧道二极管，它在第二栅极(控制栅)与漏极之间的电压VG的作用下(实际为电场作用下)，可以使电荷通过它流向浮空栅，即起编程作用；若VG的极性相反也可以使电荷从浮动栅流向漏极，即起擦除作用。编程与擦除所用的电流是极小的，可用普通的电源供给。5.闪速存储器（FlashMemory）闪存也称快擦写存储器，有人也简称之Flash。FlashMemory属于EERPOM类型

,有很高的存取速度，而且易于擦除和重写，而且可以选择删除芯片的一部分内容，但还不能进行字节级别的删除操作。返回IBM-PC/XT中的存储器、扩展存储器及其管理

存储空间的分配ROM子系统RAM子系统寻址范围存储器管理高速缓冲存储器Cache1.存储空间的分配

2.ROM子系统

MEMRA19A18A17A16A15A14-A0D7-D0CS0CS1CS2CS3CS4CS5CS6CS7CS8K×8OEROMU192764CS32K×8OEROMA14～A0U18D7～D027256G2AY0G1Y1G2BY2U23Y374LS138Y4CY5BY6AY7G2AY0G1Y1G2BY2U23Y374LS138Y4CY5BY6AY7系统的基本ROM电路示意图系统冷启动、热启动和自测试。基本外部设备的输入输出驱动程序。这些驱动程序都要调用某种类型的中断。硬件中断管理程序。系统配置分析程序。字符图形发生器。时钟管理程序。DOS引导程序存储器地址区域

片选信号条件管理的存储区域A19A18A17A16A15011000C0000～C7FFFH011001C8000～CFFFFH011010D0000～D7FFFH011011D8000～DFFFFH011100E0000～E7FFFH011101E8000～EFFFFH011110F0000～F7FFFH011111F8000～FFFFFH

ROM子系统中译码器管理的存储器地址

3.RAM子系统

系统板上RAM子系统为256KB，每64KB为一组，采用9片4164DRAM芯片，8片构成64KB，另一片用于奇偶校验4.寻址范围CPU数据总线地址总线寻址范围80888位20位1MB80868位20位1MB8028616位24位16MB8038632位32位4GB8048632位32位4GBPentium64位32位4GBItanium/Itaniun264位64位4TB不同CPU的寻址范围

5.存储器管理实地址方式虚拟地址保护方式虚拟8086方式6.高速缓冲存储器Cache高速缓冲存储器是为了弥补主存储器速度的不足，而设置在CPU与主存储器之间，构成CPU-Cache-主存-辅存层次结构CPU访问高速缓冲存储器返回外存储器软盘硬盘光盘移动存储器1.软盘扇区盘面0磁道末磁道软盘盘片磁盘存储容量=盘面数×磁道数/面×扇区数/磁道×字节数/扇区2.硬盘扇区柱面磁道硬盘盘片组示意图硬盘存储容量=磁头数×柱面数×每道扇区数×每道扇区字节数磁头数=盘面数，柱面数=每个盘面的磁道数3.光盘CD（CompactDisk）光盘DVD（DigitalVersatileDisc）数字通用光盘其他类型光盘：MO、蓝光技术光盘

4.移动存储器移动硬盘LS-120盘ZIP盘USB闪存盘返回CPU与存储器的连接CPU与存储器连接时应注意的问题存储器片选信号的产生方式和译码电路CPU与存储器的连接CPU与存储器连接时应注意的问题CPU总线的负载能力存储器的组织、地址分配以及片选问题CPU的时序与存储器芯片的存取速度之间的配合控制信号的连接

片选信号产生的方式和译码电路片选信号产生的方式存储地址译码电路

1.片选信号产生的方式线选法（线选方式）全译码法（全译码方式）局部译码法（局部译码方式）2.存储地址译码电路

～

G1CBA有效输出0010001111111000100111111101001010111110110010111111011100110011101111001101110111110011101011111100111101111111其他值×××11111111无效注：×表示不定

74LS138的功能表

CPU与存储器的连接CPU与存储器的连接实质上就是与系统总线的连接。RAM与CPU的连接主要包括：地址线的连接、数据线的连接、控制线的连接。

1．1KBRAM与CPU的连接存储体所需芯片数目的确定：总片数=总容量/（容量/片）构成数据总线所需的位数和存储体所需的容量控制线、数据线和地址线的连接1KBRAM与CPU的连接2.4KBRAM与CPU相连

存储体所需芯片数目的确定:采用Intel2114（1024×4位），4KBRAM共需要8片该芯片构成数据总线所需的位数和存储体所需的容量控制线、数据线和地址线的连接线选法局部译码法全译码法线选法返回线选法A15A14A13A12A11A10地址分布001110第一组：3800H～3BFFH001101第二组：3400H～07FFH001011第三组：2C00H～2FFFH000111第四组：1C00H～1FFFH线选方式地址分布

局部译码选择方式返回全译码法返回内存模组的基本构造内存模组(内存条)——由多块DRAM芯片组成，如早期的4MX8的模组，采用30线的SIMM封装，将8片4MX1的芯片封装的一起。模组引线

A0~A10：行、列地址线；

DQ1~DQ8：数据线；

CAS：列选通信号;

RAS：行选通信号；

WE：写命令，0=写，1=读DQ1~DQ8A0~A10RASCASWE行地址列地址RASCAS地址数据数据主流内存条介绍内存条——目前内存的物理结构都是条状的模块，由DRAM芯片构成的条状电路模块。内存条的使用必须符合芯片组的要求 类型 接口位宽 单条容量 电压应用时代

=====================================================

DRAM 30SIMM 8 256K~4M 5 286/386/486

FPMDRAM 72SIMM 32 4~32M 5 486/Pentium

EDODRAM 72SIMM 32 4~32M 5 Pentium

SDRAM 168DIMM 64 32~256M 3.3 Pentium

RambusDRAM 184RIMM 16 64M~1G 2.5 Pentium

DDRSDRAM 184DIMM 64 128~512M 2.5 Pentium

DDR2SDRAM 240DIMM 64 256M~1G 1.8 Pentium

===================================================== SIMM:SingleIn-lineMemoryModule FPM:FastPageMode

DIMM:DualIn-lineMemoryModule EDO:ExtendedDataOut

RIMM:RambusIn-lineMemoryModule DDR:DoubleDataRate主流内存条介绍——FPMDRAMFPM(FastPageMode)DRAM

增加4字节的突发传送模式，当连续的4个字节在同一行时，在送出行地址和列地址读出第一个数据后，下面的三个数据可以只送出列地址即可以读出。省去了传送三次行地址的时间。行地址列地址1列地址2列地址3列地址4数据1数据2数据3数据4RASCASDATAAdd.在突发传送期间，必须完成前一次的读写，才可以传送下一个列地址。主流内存条介绍——EDODRAMEDO(ExtendedDataOut)DRAM

EDODRAM是在FPMDRAM的基础上的改进，由于引入了预读取机制，EDODRAM可以在输出数据的同时进行下一个列地址选通。

EDODRAM的读写速度比FPMDRAM提高20%~40%。行地址列地址1列地址2列地址4数据1数据2数据3数据4RASCASDATAAdd.列地址3由于动态存储器的机理的原因，相邻的两次列地址传送之间必须有时间间隔(预充电时间)。主流内存条介绍——SDRAMSDRAM(SynchronousSRAM)

FPM和EDO存储模组中只有一个Bank，SDRAM有多个Bank，在单元组织上采用交叉存放。如果有两个Bank，Bank0和Bank1交错读写，在读写某一个Bank时，另一个bank完成预充电。

SDRAM的读写是和系统总线时钟clock同步的。

SDRAM是64位位宽，3.3伏工作电压。行地址列地址数据1数据2数据3数据4CLOCKRASCASAdd.Data主流内存条介绍——DDR

DDR(DoubleDataRate)SDRAM：在SDRAM的基础上，内部具备2bit预取机制，采用时钟的上、下沿分别传输数据，使传送带宽增加一倍。在相同的时钟频率下，DDR比SDRAM的传输速度提高一倍。

双体结构：存储阵列由双存储体构成，交叉编址，执行一个存储器输出的同时准备另一个存储器的数据，按时间交替输出。DDRSDRAM为64位位宽，2.5伏工作电压。主流内存条介绍——DDR2DDR2SDRAM：DDRSDRAM的改进型，使用数据预取实现内部并行化，降低芯片的工作频率。DDR2采用更低的电压：1.8伏。内存相关技术——双通道技术双通道——通过在内存控制器（北桥芯片或MCH）上增加两个存储器通道，使用现有的存储器模组实现两个通道并行工作，在同时安装两条64位的DDR或DDR2存储器条，可以实现128位的位宽。支持双通道的主机板一般都有4个DIMM存储器插槽，两个内存条必须插到同颜色的插槽才可以配置成双通道模式。内存相关技术—内存技术规范及标注格式PC66PC100PC133标准总线频率66MHz100MHz133MHz带宽533MB/s