TEC-2实验计算机原理实验 (2)课件

TEC-2实验计算机原理实验

第一章TEC-2实验箱原理§1.1TEC-2机硬件系统的基本组成1．TEC-2机硬件的基本组成逻辑框图实物图垂直板实物图试验箱与计算机连接图2．TEC-2机的简化逻辑框图

4片AM2901芯片组成，还包括由一片Gal20v8组成的状态寄存器，以及其它一些辅助电路2片LS377组成16位的指令寄存器2片2716ROM芯片组成的微控存地址映射部件1片AM2910实现的微程序定序器7片6116芯片（RAM存储器芯片，8×2048容量）与2片8×2048容量的2716ROM芯片组成的控存6片LS374和1片LS273组成56位的微指令寄存器4KW的ROM区（存放监控程序）和2KW的RAM区（存放用户程序及数据）两片Intel8251芯片，1片MC1488和1片MC1489芯片（实现电平转换）和1片端口地址译码器74LS138芯片组成。§1.2TEC-2机的指令系统（1）无操作数无操作数指令共11条。其格式如下：NOP；空操作PSHF；状态字入栈POPF；状态字出栈EI；开中断，INTE＝1DI；关中断，INTE＝0STC；进位置1CLC；进位清0RET；子程序返回IRET；中断返回LDMC；装入微指令代码HALT；动态停机指令（2）单操作数指令共12条。PUSHDR；压入DRPOP DR；弹出DRINC DR；DR←DR+1 DEC DR；DR←DR-1NOT DR；DR求反，DR←/DRSHL DR；DR左移，最低位补0，最高位移入C。ASR DR；DR算术右移，最高位不变，最低位移入C。SHR DR；DR逻辑右移，最高位补0，最低位移入C。RCL DR；DR与C循环左移，C入最低位，最高位移入C。RCR DR；DR与C循环右移，C入最高位，最低位移入C。MULSR；无符号乘，R1×SR→R0R1，根据R1的值置状态位DIVSR；无符号除，R0R1/SR→R0（余数）R1（商），根据R1的值置状态位（3）双操作数指令共17条。ADD DR，SR；DR←DR+SRADC DR，SR；DR←DR+SR+CSUB DR，SR；DR←DR－SRSBB DR，SR；DR←DR－SR－CCMP DR，SR；DR－SRAND DR，SR；DR←DRandSROR DR，SR；DR←DRorSRXOR DR，SR；DR←DRxorSRTEST DR，SR；DR&SRMOV DR，SR；DR←SRMOV DR，[SR]；DR←[SR]MOV [DR]，SR；[DR]←SRMOVDR，DATA； DR←DATAMOVDR，[ADR]； DR←[ADR]MOV[ADR]，SR； [ADR]←SRMOVDR，DATA[SR]；DR←[DATA+SR]MOVDATA[SR]，DR；[DATA+SR]←DR第二章TEC-2实验计算机原理实验内容实验一TEC-2机运算器实验实验内容与步骤：

脱机方式1、将TEC-2机功能开关FS4置为“1”2、将TEC-2机主脉冲置为单步方式，即STEP/CONT开关拨向STEP一边3、用D0+0→R0将立即数D0置入寄存器R0波特率开关数据开关SW2（共12位，最末三位未用）SW1（共12位）MI876MI543MI210未用A口B口（R0）SCISSHD15-D0011000111000000000000000AAAAH☆按上表设置各控制信号（MI8-MI0为垂直板元件V60SW2，A口、B口、SCI、SSH为垂直板元件V61SW1）☆按上表设置十六位数据开关（为：“AAAAH”，即“1010101010101010”）☆按压一次STEP键后，立即数D0即置入寄存器R0中4、用D1+0→R1将立即数D1置入寄存器R1波特率开关数据开关SW2（共12位，最末三位未用）SW1（共12位）MI876MI543MI210未用A口B口（R1）SCISSHD15-D00110001110000000000100005555H☆按上表设置各控制信号（MI8-MI0为垂直板元件V60SW2，A口、B口、SCI、SSH为垂直板元件V61SW1）☆按上表设置十六位数据开关（为：“5555H”，即“0101010101010101”）☆按压一次STEP键后，立即数D1即置入寄存器R1中5、对R0和R1进行各种算术、逻辑运算可参看下表，将开关S2S1S0置于“110”状态时，指示灯将显示ALU的运算结果将开关S2S1S0置于“000”状态时，指示灯将显示SVZC的状态（H25=S，H26=V，H27=Z，H28=C）联机方式1、启动TEC-2机，进入监控程序状态（具体方法见“附件：2、用“A”命令输入程序在命令行提示符状态下输入：A800↙屏幕将显示：0800：之后继续输入：MOVR0，AAAA↙MOVR1，5555↙ADDR0，R1↙SUBR0，R1↙ORR0，R1↙ANDR0，R1↙RET↙3、用“G”命令运行程序在命令行提示符状态下输入：G800↙执行上面输入的程序4、用“R”命令观察运行结果及状态在命令行提示符状态下输入：R↙观察运行结果及状态屏幕将显示：R0=5555R1=5555......PC=0800............F=000001110800：2C00 MOV R0，AAAA5、用“T”或“P”命令单步执行，用“R”命令观看结果及状态在命令行提示符状态下输入：T↙ 或P↙ 重复执行第(四)步，观察运行结果及状态本次实验报告要求：1、实验步骤要写出在脱机方式下，如何设置运算器的功能、如何让运算器执行运算、如何观察运算结果。2、实验内容要求：画出AM2901、AM2902的串行和并行进位连接方式。说明各实验测试结果。实验三、TEC-2主存储器扩展实验一、实验目的：学习主存储器系统设计、扩展等内容。了解主存工作过程中各信号之间时序关系。二、实验器材：1、TEC-2机一台，终端显示器一台，内存扩展板一块。2、接线工具一套，导线若干。三、预习要求：详细了解存储芯片61162K×8RAM的操作方式，译码芯片LS138及TEC-2机内存的读/写信号，看懂实验内容中的电路原理示意图和主存储器扩展实验原理图。五、接线图主存储器扩展实验接线图GND/MMWAB15AB13AB11AB9AB7AB5AB3AB1AB14AB12AB10AB8AB6AB4AB2AB0/MERQABCG2B /Y7G2AG1138A10A9A8A7A6A5A4A3A2A1A0/Y0/Y1/Y2/Y3/Y4/Y5/Y66116①6116②6116④6116③/WE/OE/CS/WE/OE/CS/WE/OE/CS/WE/OE/CS接线（用直径0.2mm的单股导线）1、输出允许接地6116芯片①、②、③、④右侧/OE均接地（扩展板左上方）2、接扩展板读、写信号6116芯片①、②、③、④右侧/WE均接/MMW（扩展板左上方）3、接6116芯片地址总线A0-A10（6116芯片①的左侧）接AB0-AB10（138芯片左侧）4、6116芯片片选接138译码器6116芯片①、②右侧/CS均接/Y0（138芯片右侧）6116芯片③、④右侧/CS均接/Y1（138芯片右侧）5、接138译码器输入AB15接G1（138芯片左侧）AB14接G2B（138芯片左侧）AB13接C（138芯片左侧）AB12接B（138芯片左侧）AB11接A（138芯片左侧）/MERQ接G2A（138芯片左侧）6、内存扩展板与TEC-2主机相连将TEC-2机50芯扁平电缆线与扩展板相连（注意：50芯扁平电缆线与扩展板方向不要接反，扁平电缆线红线边向上）六、启动TEC-2机，进入监控程序状态1、从8000H开始的内存单元实验

用“E”命令输入数据在命令行提示符状态下输入：E8000↙屏幕将显示：8000：之后继续输入：（每个数值间用空格键分开，输入完毕用回车键）0000111122223333444455556666777788889999↙

用“D”命令察看输入的数据在命令行提示符状态下输入：D8000↙屏幕将显示：8000 000011112222333344445555666677778008 88889999...

观察内容是否正确七、单步命令实验1、从8000H开始的内存单元实验用“A”命令输入程序在命令行提示符状态下输入：A800↙屏幕将显示：0800：之后继续输入：MOV R0，8000↙MOV R1，0000↙MOV R2，800↙MOV [R0]，R1↙INC R0↙INC R1↙DEC R2↙JP NZ，806↙RET↙↙用“G”命令执行输入的程序在命令行提示符状态下输入：G800↙用“D”命令察看程序执行的结果在命令行提示符状态下输入：D8000↙屏幕将显示：8000 000000010002000300040005000600078008 00080009000A000B000C000D000E000F八、连续程序实验用“A”命令输入程序在命令行提示符状态下输入：A800↙屏幕将显示：0800：之后继续输入：MOV R0，8800↙MOV R1，0000↙MOV R2，800↙MOV [R0]，R1↙INC R0↙INC R1↙DEC R2↙JP NZ，806↙RET↙↙用“G”命令执行输入的程序在命令行提示符状态下输入：G800↙用“D”命令察看程序执行的结果在命令行提示符状态下输入：D8800↙屏幕将显示：8800 000000010002000300040005000600078808 00080009000A000B000C000D000E000F2、从8800H开始的内存单元实验九、本次实验报告要求：1、实验原理图的地址范围2、设有4K的用户存储区，其地址范围为：A000H~A7FFH，B000H~B7FFH。有如下程序： MOV R0，A000 MOV R1，A000 MOV R2，0800LOOP: MOV [R0]，R1 INC R0 INC R1 DEC R2 JR NZ，LOOP RET问：①程序要求存入内存0A7F7H起始的单元中，应对该程序段进行哪些改动才能存储程序并使之运行？如用实验实施如何改动连线？②如果程序存入内存0A000H起始的单元中，程序能正常运行结束吗？为什么？③用“E”命令对未扩展的内存区域写入数据或用“D”命令观察写入结果会出现什么情况？实验四TEC-2机输入/输出接口实验一、实验目的：1、学习TEC-2并行口的正确设置与应用。2、学习TEC-2机的I/O扩展技术。二、实验设备与器材1、TEC-2机，PC机1台，通讯电缆一条。2、实验电路板一块，板上有INTEL8255芯片一块及辅助电路。3、工具、导线等。三、实验内容并行接口实验原理图并行接口实验接线图⑴连接电路⑵简单的输入输出I/O实验 MOV R0，8A ；设置8255A的控制字 OUT 87 ；输出到控制端口，初始化8255A IN 85 ；读B口数据 OUT 84 ；输出到A口 CALL 009B ；输出到终端 CALL 009B CALL 009B CALL 09FF RET运行程序首先将扩展实验板八位数据开关输入置为00100001，执行程序>G800屏幕应显示：！！！>将扩展实验板八位数据开关输入置为00100011，执行程序>G800屏幕应显示：###>（3）趣味实验：闪烁的灯主程序0B00：MOV R0，8A ；设置8255A的控制字 OUT 87 ；输出到控制端口，初始化8255A0B03：IN 85 ；读B口数据 MOV R2，0003 AND R0，R2 MOV R1，0001 MOV R2,，0002 MOV R3，0003 SUB R1，R0 JP Z，0C00 SUB R2，R0 JP Z，0D00 SUB R3，R0 JP Z，0E00 MOV R0，21 CALL 9B CALL 9B CALL 9B RET子程序10C00：MOV R0，F0F0 MOV R8，400C04：OUT 84 NOT R0 CALL 09FF DEC R8 JP NZ，0C04 RET子程序20D00：MOV R8，400D02：MOV R2，0008 MOV R0，00010D06：OUT 84 RCL R0 CALL 09FF DEC R2 JP NZ，0D06 DEC R8 JP NZ，0D02 RET子程序30E00：MOV R8，400E02：MOV R0，AAAA MOV R2，00020E06：OUT 84 ASR R0 CALL 09FF DEC R2 JP NZ，0E06 DEC R8 JP NZ，0E02 RET延迟子程序：09FF：MOV R1，9FFF0A01：DEC R1 JP NZ，0A01 RET注意：分别设置数据开关的低两位为11、10、01、00，观察显示灯的变化。同学们要认真阅读以上程序，弄懂工作原理。有兴趣的同学可以对以上程序进行修改，设计出更多的显示灯的变化形式（4）中断方式输入/输出实验0850： MOV R0，8A OUT 87 IN 85 MOV R9，600856： OUT 84 CALL 009B CALL 009B CALL 009B CALL 09FF EI INC R0 DEC R9 JP NZ，0856 RET输入中断服务程序>A8880888： PUSH R0 IN 85 OUT 84 CALL 009B CALL 009B CALL 009B CALL 09FF POP R0 EI IRET延时子程序>A9FF09FF：MOV R1，9FFF0A01：DEC R1 JP NZ，0A01 RET输入中断向量：用E命令将内存单元0FD0~0FD7写入中断服务程序的入口地址0888H。思考：为何均要写入0888>EFD0↙0FD0：08880888088808880888088808880888用D命令查看0FD0~0FD7是否为0888运行主程序>G850屏幕将显示：!!!″″″###.........压下微动开关，用微动开关压下形成的中断申请启动中断服务程序，使屏幕显示：！！！......（在扩展实验板八位数据开关输入置为00100001时的显示情形）抬起微动开关，撤去中断，屏幕将返回主程序显示状态思考题：⑴在简单的输入输出I/O实验中，将扩展实验板上的8位数据开关输入置为01000010时，终端上显示什么字符？若要在终端上显示“D”，应将扩展实验板上的8位数据开关输入置为何值？若要在终端上显示“0”呢？⑵在闪烁的灯的实验中，如何变换灯的闪烁的形式？如何调整闪烁延迟的时间并行接口芯片8255A一、8255A的内部结构A组控制数据总线缓冲器读/写控制逻辑B组控制A组A口（8位）A组C口高位（4位）B组C口低位（4位）B组B口（8位）D0~D7CSWRA1A0RESETRDPA0~PA7PC4~PC7PC0~PC3PB0~PB78255A内部框图①数据总线缓冲器。这是一个三态双向8位缓冲器，它是8255A与CPU系统数据总线的接口。②读/写控制逻辑。读/写控制逻辑由读信号RD、写信号WR、选片信号CS以及端口选择信号A1A0等组成。③输入/输出端口A、B、C。8255A包括3个8位输入输出端口（port）。每个端口都有一个数据输入寄存器和一个数据输出寄存器。④A组和B组控制电路。控制A、B和C三个端口的工作方式。12345678910111213141516171819204039383736353433323130292827262524232221PA4PA5PA6PA7PB6PB5PB4PB3PB7D1D2D3D4D0D5D6D7VCCRESETWRRDCSPA3PA2PA1PA0GNDA1A0PC7PC6PC4PC0PC1PC2PC5PB0PB1PB2PC38255A二.8255A的外部引线①与系统总线的连接信号面向数据总线的有：D0～D7：双向数据线，用于CPU向8255A发送命令、数据和8255A向CPU回送状态、数据和8255A向CPU回送状态、数据。面向地址总线的有：A0、A1、CSRD：读信号，低电平有效。WR：写信号，低电平有效。RESET：复位信号，高电平有效。它清除控制寄存器并将8255A的A、B、C三个端口均置为输入方式；输入寄存器和状态寄存器被复位，并且屏蔽中断请求；24条面向外设信号线呈现高阻悬浮状态。②与外部设备的连接信号PA0～PA7：端口A的输入/输出线。PB0～PB7：端口B的输入/输出线。PC0～PC7：端口C的输入/输出线。这24根信号线均可用来连接I/O设备和传送信息。其中，A口和B口只作输入/输出的数据口用，尽管有时也利用它们从I/O设备读取一些状态信号，如打印机的“忙”（Busy）状态信号、A/D转换器的“转换结束”（EOC）状态信号，但对A口和B口来说，都是作8255A的数据口读入，而不是作8255A的状态口读入的。三、8255A基本操作与端口地址CSA1A0RDWR读操作内容实验平台00001PA口→数据总线（→CPU）数据84H00101PB口→数据总线（→CPU）数据85H01001PC口→数据总线（→CPU）数据86H写操作00010PA口←数据总线（←CPU）数据84H00110PB口←数据总线（←CPU）数据85H01010PC口←数据总线（←CPU）数据86H01110控制寄存器←数据总线控制字87H无操作情况1××××总线悬浮（三态）0××11总线悬浮01101控制口不能读87H四、8255A的控制字

（1）方式选择控制字

8255A共有三种基本工作方式，它们是：方式0：基本的输入/输出方式。方式1：选通输入/输出方式（应答方式）。方式2：双向传输方式。这里只介绍8255A的方式0。例：在TEC-2机中8255A的端口A地址为84H、端口B地址为85H、端口C地址为86H、控制端口地址为87H，现要求将其三个数据端口设置为方式0—基本的输入输出方式，其中端口A和端口C的低4位为输出，端口B和端口C的高4位为输入。由图3.11.2可知，该8255A的方式选择控制字应为8AH。其初始化程序如下：MOVR0，8AOUT87IN85；端口B的数据送到R0OUT84；R0的数据送到端口A8255A与CPU的连接

8255A和CPU连接时，数据线和控制线一般直接和系统总线的相应信号相连，片选信号和地址译码器的输出相连，端口选择信号A1、A0和地址总线的A1、A0直接相连，三个端口的数据线和外设的数据线直接相连。在实验中，TEC-2与8255A的一般的连接方式如图3.11.3所示。地址译码AB7~AB2一、实验目的：1、加深理解计算机系统中断的工作原理及处理过程。2、了解优先权中断控制电路INTEL8214、输入输出接口电路INTEL8212的工作原理。3、掌握中断服务子程序的编写要点，进行一次硬、软件的综合调试。二、实验设备及器材：

1、TEC-2机一台，终端显示器一台。2、中断接口实验板一块，板上有INTEL8214、INTEL8212、74LS00及电阻，8个按钮开关。3、接线工具一套，导线若干。三、实验预习要求：1、掌握INTEL8214，INTEL8212器件的工作原理。2、理解中断控制电路，读懂中断控制电路与TEC-2的连接原理图。3、复习TEC-2机中断处理过程的微程序。4、阅读实验的主程序及各级中断服务子程序。5、拟订实验步骤、测试手段、排除电路故障的办法及调试方法。实验六TEC-2机系统多级中断实验四、实验内容：1、利用TEC-2机与中断接口实验板，连接一个有三级中断源，可实现中断嵌套的中断服务系统。多级中断实验原理电路如图所示。2、主程序在终端上重复显示“M”字母，最高级中断响应程序显示“7”，次高级中断响应程序显示“6”，最低级中断响应显示“5”。五、实验步骤：1、检查本次实验所需实验设备是否齐全、完好。2、实验前开机检查连有终端的TEC-2机运行是否正常。如不正常，将电源关掉。3、按实验内容实现三级中断嵌套的要求，在中断接口实验板上连接相关的信号，实验电路接线如图所示。检查无误后，用扁平电缆将主机与中断接口板连接起来。4、启动TEC-2机，进入监控程序状态。观察TEC-2机是否正常，若不正常则立即关掉电源，重新检查线路，直至正常启动为止。5、在监控程序状态下，输入主程序、中断服务子程序、中断向量。6、执行过程：⑴运行主程序等待中断的产生；⑵按下按钮开关申请IRQ5、IRQ6、IRQ7；⑶观察执行结果是否满足实验要求，并作记录。六、实验原理及说明：1、八位输入输出接口电路INTEL8212INTEL8212内部电路它由以下几个部分组成：⑴数据锁存器数据锁存器由8个D触发器组成，从DI0到DI7输入的数据被分别锁存在对应的D触发器中，由Q端输出，锁存的时间由脉冲信号WR决定。/CLR信号同时对8个触发器清零。⑵输出缓冲器输出缓冲器由8个三态门组成，当控制信号EN=0时，三态门输出高阻态。当EN=1时缓冲器开启，锁存器的内容输出。⑶接口控制逻辑电路8212芯片有两种工作方式，由MD信号进行选择，MD=1为输出方式，MD=0为输入方式。在输入方式下，外设数据准备好之后向8212发出一高电平信号作为STB，从而将DI1～DI8上的数据锁存在8个D锁存器中，CPU通过设备选择/DS1

,DS2控制逻辑允许数据进入数据线DO1～DO8。此时，8212的DI1～DI8接外设，数据线DO1～DO8接CPU的数据总线，如图所示。

8212芯片工作在输出方式下，MD=1，CPU通过设备选择/DS1

和DS2控制逻辑将数据锁存在8个D锁存器中，三态缓冲器总是开启的，因而CPU提供的数据可立即提供给外设使用。此工作方式下，8212的DI1～DI8接CPU的数据总线，而DO1～DO8接外设，如图所示。2、八级优先权控制电路INTEL82148214是一个八级优先权中断控制单元，它的原理及引脚如图所示。⑴中断请求锁存器及优先权编码器中断请求锁存器用于锁存中断请求信号/R0~/R7，/LC是锁存器的控制信号。当禁止中断触发器置“1”时，/LC为1，锁存器被关闭，禁止中断请求锁存。当禁止中断触发器置“0”时，/LC为0，锁存器开放，中断请求信号被锁入锁存器。LS是锁存器的状态信号，当锁存器记录了中断请求信号时，LS=1。图2.6.28214内部结构逻辑图优先编码器用于对中断请求进行排队。它有八个中断申请输入端/R0~/R7，低电平表示有申请，/R7优先权最高，/R0优先权最低。编码器可以把每一个请求输入，编为三位二进制数的相应优先权等级编码，从高到底为000到111。当有两个以上申请同时输入时，编码器输出最高优先级别的编码。输出的优先级编码A2AlA0一方面送到优先权比较器；另一方面经OC门输出。当启动现行状态/ECS信号到来时，禁止中断触发器置“0”，使现行状态寄存器使能。⑵现行状态寄存器用四位锁存器，寄存现行中断源的优先级别，以便确定再次到来的新中断源优先级是否高于现在正在处理的中断申请。可由CPU输出指令，把现行状态的优先权编码输至这个寄存器。B2BlB0即为现行状态优先权编码。它送至比较器与新来的中断申请优先权进行比较，若A>B，则比较器为高，它可以使中断触发器INTF/F置“1”（在时钟/CLK同步下），经反向送至CPU的/INT输入端，请求新的中断。若A<B，则不发出新的中断请求，继续正在进行的中断处理。现行状态寄存器中，还有一个输入端状态组选择信号/SGS，它的功能是，若中断请求的优先级也为000，则比较器仍无输出，此时/SGS有效，则它可代替A>B的作用，只要/R0~/R7中任何一个有申请，就可以使INTF/F为1向CPU发出中断申请。故CPU在未进行中断处理时，应使/SGS有效。由于输至现行状态寄存器的是现行状态优先权编码的反码。/ELR，ETLG，ENLG这三个信号是用在多片8214级连，以扩大中断请求级别。如果只用一片8214，则/ELR为“0”，ETLG为“1”，ENLG悬空。•开中断前，主程序必须使现行状态寄存器为全“1”且/SGS也为“1”，准备接收8个中断源中任何一个中断请求。

•由于CPU不能读出8214现行状态寄存器的内容，故必须把现行优先权的副本存入RAM中，或某一寄存器中以便恢复旧优先权时使用。•在重新开放中断之前，每个中断服务程序必须把旧的优先权压入堆栈保护，且把新的优先权送入8214现行状态寄存器中，回到主程序前要恢复以前的优先权。•所有中断级是实际值的反码。•8214不能锁存中断请求(包括/INT、/A2、/A1、/A0)，通常用8212来锁存。使用8214要注意以下几点：七、实验程序：中断服务程序流程图

主程序：0800： MOV R0，000F；/B0/B1/B2=111、/SCS=1 OUT 84 ；8214现行状态寄存器端口为84H MOV R3，R0 ；用R3保留状态副本0804：MOV R2，000F；显示15个“M”，常数15送R2 MOV R0，004D；“M”的ASCII码 EI ；开中断0809： CALL 009B ；调显示字符子程序 CALL 09FF ；调延时子程序 DEC R2 JP NZ，0809；显示15个“M” MOV R0，000D；回车ASCII码 CALL 009B ； CALL 09FF ；调延时子程序 MOV R0，000A；换行ASCII码 CALL 009B CALL 09FF ；调延时子程序 JP 0804 ；重复显示“M”延时子程序09FF：MOVR1，9FFF0A01：DECR1JPNZ，0A01RET最高级中断处理程序0888： PUSH R0 PUSH Rl PUSH R2 PUSH R3 ；以上四条保护现场 MOV R0，0000 ；最高级优先权代码 OUT 84 ；装入本级优先权代码 MOV R0，0028；“（”的ASCII码 CALL 009B ；调显示子程序 CALL 09FF ；调延时子程序 MOV R2，000F MOV R0，0037；“7”的ASCII码0899： CALL 009B CALL 09FF DEC R2 JP NZ，0899；显示15个“7” MOV R0，0029；“）”的ASCll码 CALL 009B CALL 09FF POP R3MOV R0，R3 OUT 84 ；回送前级的中断优先级 POP R2 POP R1 POP R0 ；恢复现场 EI ；开中断 IRET ；从中断返回次高级中断处理程序08DD：PUSH R0 PUSH R1 PUSH R2 PUSH R3 ；保护现场 MOV R0，0001 OUT 84 ；装入本级优先权代码 MOV R3，R0 ；保留本级优先权代码 EI ；开中断 MOV R0，005B ；显示“[” CALL 009B CALL 09FF MOV R2，000F MOV R0，0036 ；“6”的ASCII码08F0： CALL 009B CALL 09FF DEC R2 JP NZ，08F0 ；显示15个“6” MOV R0，005D ；“]”的ASCII码 CALL 009B CALL 09FF DI ；关中断 POP R3 MOV R0，R3 OUT 84 ；恢复前级的优先级 POP R2 POP Rl POP R0 EI；开中断 IRET ；从中断返回最低级中断处理程序0988：PUSH R0 PUSH Rl PUSH R2 PUSH R3 MOV R0，0002 OUT 84 MOV R3，R0 EI MOV R0，007B ；“{”的ASII码 CALL 009B CALL 09FF MOV R2，000F MOV R0，0035 ；“5”的ASCII码099B：CALL 009B CALL 09FF DEC R2 JP NZ，099B MOV R0，007D ；“{”的ASCII码 CALL 009B CALL 09FF DI ；关中断 POP R3 MOV R0，R3 OUT 84；恢复前级优先权代码 POP R2 POP R1 POP R0 ；恢复现场 EI ；开中断 IRET ；从中断返回最高中断源/A2/A1/A0=000次高中断源/A2/A1/A0=001最低中断源/A2/A1/A0=010中断向量：最高级为 0FD0 次高级为 0FD1 最低级为 0FD2用“E”命令将中断服务程序入口地址0888H、08DDH、0988H分别装入内存0FD0H、0FD1H、0FD2H单元。八、本次实验报告要求：1、实验内容要求画出完整的中断请求硬件逻辑电路图。说明中