第5章：05存储器扩展

第五章半导体存储器1存储器简介2存储器的分类3计算机存储结构4半导体存储器SRAM的结构5CPU与存储器的连接（重点）1存储器简介存储器的定义：<广义>信息的载体。结绳记事→甲骨→竹简→雕刻→书画→U盘、硬盘、软盘、光盘。信息的存储是各种科学技术得以存在和发展的基础。五大类信息存储技术印刷存储技术（中国四大发明）缩微胶片存储技术（1839England）磁存储技术（1898Denmark）半导体存储技术（20世纪60年代）光存储技术（20世纪70年代）<狭义>计算机系统中专门用于存放一定量数字信息的器件。2存储器的种类按介质与机理分类机械式：打孔的带子磁介质：光存储器：LD,CD,DVD半导体存储器：集成电路铁电存储器等等动态磁媒介（有机械运动）静态磁媒介（无机械运动）软硬磁盘磁鼓磁带磁卡磁墨水磁芯磁膜磁泡（老计算机内存）按存取方式分类SAM：顺序存取存储器DAM：直接存取存储器AM：关联存取存储器2存储器的种类按计算机体系结构分类微程序控制存储器变址存储器高速缓冲存储器主存辅助存储器后备存储器2存储器的种类半导体存储器分类ROM(只读，非易失性)RAM(随机，读写同速，易失)MASKROMPROMEPROMEEPROMFLASHROM动态随机存储器需要刷新电路，静态不需要速度：SRAM>DRAM集成度：SRAM<DRAM功耗：SRAM>DRAM单格：SRAM>DRAMSRAM静态随机存储器DRAM动态随机存储器3计算机存储器结构一台计算机存储最基本的存储要求1.用以暂时保存被处理的程序，数据，中间结果和最后结果的内存能力2.用以永久记录某些结果和程序以便将来再使用的外存能力同时对两项能力的技术指标是高速度ns级大容量G级低成本affordable高可靠性解决之道从物理低端解决问题，工艺，技术上提升4项指标。从存储体系结构上解决问题。存储时序上并行：一次访问多个存储单元交叉访问：访问一片存储单元，流水线工作虚拟存储器技术原理图计算机存储器结构图寄存器堆高速缓冲存储器主存储器联机外部存储器脱机外部存储器存储容量递增单位价格递减CPU访问速度递增CPU内部寄存器堆主存储器外部存储器CPU内部微机主板上8088微机存储结构4半导体存储器SRAM内部结构存储矩阵2n×N三态缓冲器地址译码器控制逻辑地址总线数据总线…CSWRRD★存储矩阵★存储矩阵：存放1，0单位存储单元的有机组合（每n位分配一个地址，n称为字长）存储矩阵的容量一般表示如下：

210×8①每8个存储位分配一个地址，每个地址对应8位存储位。②8个存储位并行，要求8根数据线。③共有地址210个，即1K个地址空间。★地址译码器★地址译码电路的功能是根据地址选中相应的存储单元，将其与数据总线连通。两种内部译码方式：①单译码：1个地址空间对应1根地址选中线。②双译码：1根地址线可选中1行或1列地址空间，当要选择1个地址空间时需要2根地址线交叉选中。★三态缓冲电路★三态缓冲电路实现数据传输的双向放大，双向驱动，与格式转换。★控制逻辑电路★存储器的控制信号主要包括片选（当片选无效时，数据总线浮空，存储器不工作），读写方向，DRAM刷新。5CPU与存储器的连接CPU时序与存储器时序的配合CPU总线的负载能力存储器的组成存储芯片地址的分配★存储器的组成★多片存储器芯片共同组合在一起为CPU提供一定的内存空间，有时是每片存储芯片各获得一段内存地址。有时是多片存储芯片共用一段内存地址。按位扩展按字扩展混合扩展共用地址线，P137页，图5－6共用数据线，P139页，图5－8P138页，图5－7★存储芯片地址的分配★※每组存储芯片地址和CPU低地址连接。※利用剩余所有高位地址译码后连接不同芯片组的片选，当前只选择一组存储芯片工作。※其优点是能保证每组存储芯片的地址不重叠（即每个地址单元只能使用一个唯一的地址来访问）而且每组存储芯片所占地址连续。全译码：※每组存储芯片地址和CPU低地址连接。※只利用部分高位地址（或不用）译码连接不同芯片组的片选。※其优点是译码电路简单，但会导致地址重叠（即每个地址单元可以用不同的地址来访问）部分译码：存储地址译码电路74LS138经常用来作为存储器的译码电路。

G1CBAY7～Y0有效输出00100011111110Y000100111111101Y100101011111011Y200101111110111Y300110011101111Y400110111011111Y500111010111111Y600111101111111Y7其他值×××11111111无效74LS138的真值例：4KBRAM的连接（用RAM芯片2114组成）（1）已知2114的容量为：1024×4；计算出所需的芯片数（2）构成数据总线所需的位数和系统所需的容量（3）控制线，数据线，地址线的连接：有线选方式、局部译码选择方式和全局译码选择方式之分。用2114芯片组成4KRAM线选控制译码结构图

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A13

A12

A11

A10

A9～A0

D7～D0

WE

RD

地址分配用2114芯片组成4KRAM局部译码结构图

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

译码器

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A15

︰

A12

A11

A10

A9～A0

IO/M

CPU

WE

D7～D0

地址分配2/4译码用2114芯片组成4KRAM全局译码结构图

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

6：64译

码

器

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A15～A10

A9～A0

IO/M

CPU

WE

D7～D0

地址分配6/64译码线选译码方式地址分布(地址有重叠)A15A14A13A12A11A10地址分布001110第一组：3800H~3BFFH001101第二组：3400H~07FFH001011第三组：2C00H~2FFFH000111第四组：1C00H~1FFFH局部译码方式