LCD工作原理介绍课件

LCD控制器4.11.1LCD工作原理

如图4-24所示，LCD的横截面很像是很多层三明治叠在一起。每面最外一层是透明的玻璃基体，玻璃基体中间就是薄膜电晶体。颜色过滤器和液晶层可以显示出红、蓝和绿三种最基本的颜色。通常，LCD后面都有照明灯以显示画面。 一般只要电流不变动，液晶都在非结晶状态。这时液晶允许任何光线通过。 液晶层受到电压变化的影响后，液晶只允许一定数量的光线通过。光线的反射角度按照液晶控制。

当液晶的供应电压变动时，液晶就会产生变形，因而光线的折射角度就会不同，从而产生色彩的变化。 一个完整的TFT显示屏由很多像素构成，每个像素象一个可以开关的晶体管。这样就可以控制TFT显示屏的分辨率。

如果一台LCD的分辨率可以达到1024x768像素(SVGA)，它就有那么多像素可以显示。寄存器控制对18个可编程LCD控制寄存器进行配置；DMA传送控制自动将显示帧缓冲区数据经由数据控制,传送到LCD屏；数据控制将显示数据以4/8单扫描或4位双扫描模式输出数据VD[7:0]；信号产生电路产生VFRAME、VLINE、VCLK、VM等信号。LCD控制器的外部接口信号①

VFRAME：LCD控制器和LCD驱动器之间的帧同步信号。该信号告诉LCD屏新的一帧开始了。LCD控制器在一个完整帧显示完成后立即插入一个VFRAME信号，开始新一帧的显示；该信号与LCD模块的YD信号相对应。②

VLINE：LCD控制器和LCD驱动器之间的线同步脉冲信号，该信号用于LCD驱动器将水平线（行）移位寄存器的内容传送给LCD屏显示。LCD控制器在整个水平线（整行）数据移入LCD驱动器后，插入一个VLINE信号；该信号与LCD模块的LP信号相对应。③VCLK：LCD控制器和LCD驱动器之间的像素时钟信号，由LCD控制器送出的数据在VCLK的上升沿处送出，在VCLK的下降沿处被LCD驱动器采样；该信号与LCD模块的XCK信号相对应。④

VM：LCD驱动器的AC信号。VM信号被LCD驱动器用于改变行和列的电压极性，从而控制像素点的显示或熄灭。VM信号可以与每个帧同步，也可以与可变数量的VLINE信号同步；该信号与LCD模块的DISP信号相对应。⑤

VD[3:0]：LCD像素点数据输出端口。与LCD模块的D[3:0]相对应。⑥VD[7:4]：LCD像素点数据输出端口。与LCD模块的D[7:4]相对应。图4-27是LM057QC1T01的扫描模式图，可见LM057QC1T01是按照8位单扫描模式工作的。在8位单扫描方式中，LCD控制器的8条（VD[7:0]）数据输出可以直接与LCD驱动器连接。图4-27LM057QC1T01的扫描模式图2.像素点字节数据格式（BSWP=0） 在彩色模式下，1个字节8位（3位红色、3位绿色、2位蓝色）的图像数据对应于一个像素点。像素点字节在存储器中保存的格式为332模式，如表表4-59所示。表4-59像素点字节数据格式表3.虚拟显示S3C44B0X支持硬件方式的平行或垂直滚动。如果要使屏幕滚动，可以通过修改LCDSADDR1和LCDSADDR2寄存器中的LCDBASEU和LCDBASEL的值来实现。但不是通过修改PAGEWIDTH和OFFSIZE来实现。如果要实现滚动，则显示缓冲区的大小要大于LCD显示屏的大小。 LCDBASEU、LCDBASEL、PAGEWIDTH和OFFSIZE的定义如图4-28所示，LCDBASEU帧缓冲区的开始地址，在突发4字存取模式,最低4位必须取消。

4.查找表S3C44B0X可以支持调色板表(即查找表)，用于各种色彩选择或灰度级别的选择。这种方法给予用户很大的灵活性。查找表也称为调色板，在灰度模式中，通过查找表可以在16级灰度中选择4级灰度;在彩色模式中，1个字节的图像数据是用3位来表示红色，3位表示绿色，2位表示蓝色。通过查找表，可以选择16级红色中的8级红色，16级绿色中的8级绿色，16级蓝色中4级蓝色。256色意味着所有颜色都是由8种红色，8种绿色和4种蓝色构成（8×8×4＝256）。参考后面小节关于查找表寄存器的说明.例如:REDLUT（红色查找表寄存器），1个字节的3位是表示红色的，这3位可以取值000、001、010……111共8个值。取某个值时，对应的色彩级别究竟是多少，就在查找表中设定。每个色彩级别由4位数据表示，因此共有16个色彩级别可供选择。4.11.4LCD控制器专用寄存器LCD控制器主要提供液晶屏显示数据的传送时钟和各种信号产生与控制功能。1.LCD控制参数设定VFRAME和VLINE脉冲的产生通过对LCDCON2寄存器的HOZVAL和LINEVAL域进行配置来完成。每个域都与LCD的尺寸和显示模式有关。HOZVAL和LINEVAL可以通过下式计算出来:HOZVAL=(显示宽度/VD数据线的位数)－1

VCLK信号的频率可以通过LCDCON1寄存器的CLKVAL域来确定。它们存在以下关系：VCLK(Hz)=MCLK/(CLKVAL×2)LCD控制器的最大VCLK频率为16.5MHz，这使得LCD控制器几乎支持所有已有的LCD驱动器。由于上述关系，CLKVAL的值决定了VCLK的频率，为了确定CLKVAL的值，应该计算一下LCD控制器向VD端口传输数据的速率，使得VCLK的值大于数据传输的速率。数据传输速率通过以下的公式计算：

数据传输速率＝HS×VS×FR×MV其中HS是LCD的行的尺寸,VS是LCD的列的尺寸，FR是帧速率，MV是模式值，取值如表4-60所示。表4-60显示模式与MV对照表假设HS=320；VS=240；FR=70;MV=3/8。数据传输速率＝320×240×70×3/8 ＝2016000VCLK的值应大于2M，小于16M，因此CLKVAL可以取值3～15。VFRAME信号的频率与LCDCON1和LCDCON2寄存器中的WLH（VLINE脉冲宽度）,WHLY（VLINE脉冲之后VCLK的延时宽度），HOZVAL,VLINEBLANK,和LINEVAL有关。2.LCD控制寄存器1/2/3LCDCON1/2控制寄存器主要配置VFRME、VCLK、VLINE和VM控制信号，LCDCON3控制LCD刷新模式。如表4-61、4-62、4-63所示。3.帧缓冲区起始地址寄存器1/2/3LCDSADDR1/2/3为帧缓冲区起始地址寄存器，其位定义如表4-64、表4-65、表4-66所示。4．红绿蓝查找表寄存器红色查找表寄存器定义如表4-67所示。5．抖动模式寄存器4.12IIS-BUS接口4.12.1IIS-BUS概述S3C44B0XIIS（Inter-ICSound）接口能用来连接一个外部8/16位立体声声音CODEC。IIS总线接口对FIFO存取提供DMA传输模式代替中断模式，它可以同时发送数据和接收数据也可以只发或只收。1．特征支持IIS格式与MSB-justified格式，每个通道16，32，48fs的串行位时钟（fs为采样频率）每个通道可以8位或16位数据格式。256，384fs主时钟对主时钟和外部CODEC时钟的可编程的频率分频器32字节（2*16）的发送和接收FIFO(每个FIFO组织为8*半字)正常和DMA传输模式如图4-29所示，BRFC包括:总线接口、内部寄存器和状态机，他控制总线接口逻辑和FIFO访问；3位的双分频器包括一个作为IIS总线主设备时钟发生器，另外一个作为外部编解码器的时钟发生器;16字节发送和接收FIFO完成发送数据写入发送FIFO，接收数据从接收FIFO中读出功能；主设备串行比特时钟发生器（主设备模式），将从主设备时钟中分频得到串行比特数时钟；声道发生器和状态器生成和控制IISCLK和IISLRCK，并且控制数据的接受和发送；16移位寄存器在发送数据时将数据由串变并，接收数据时做相反的动作。4.12.2传输方式1．正常传输模式：IIS控制寄存器有一个FIFO准备好标志位，当发送数据时，如果发送FIFO不空，该标志为1，FIFO准备好发送数据，如果送FIFO为空，该标志为0。当接收数据时，如果接收FIFO不满，该标志设置为1，指示可以接收数据，若FIFO满，则该标志为0。通过该标志位，可以确定CPU读写FIFO的时间，通过该方式实现发送和接收FIFO的存取来发送和接收数据。2．DMA传输方式：发送和接收FIFO的存取有DMA控制器来实现，由FIFO准备好标志来自动请求DMA的服务。3．发送和接收同时模式：因为只有一个DMA源，因此在该模式，只能是一个通道（如发送通道）用正常传输模式，另一个通道（接收通道）用DMA传输模式，反之亦然，从而实现同时工作目的。

串行数据以2的补码发送，首先发送高位。发送器总是在IISLRCK变化的下一个时钟周期发送下一个字的高位。LR通道选择线指示当前正发送的通道。图4-30IIS-BUS格式（8或16位）2．MSBJUSTIFIED格式如图4-31所示，MSBJUSTIFIED格式与IIS不同的地方是它总是当IISLRCK变化时发送下一个字的高位。图4-31MSBJUSTIFIED格式（8或16位）4.12.3采样频率和主时钟 音频系统主时钟CODECLK，一般为采样频率的256倍或384倍，记为256fs或384fs其中fs为采样频率。 CODECLK通过处理器主时钟分频获得，可以通过在程序中设定分频寄存器获取。分频因子可以设为1～16。 CODECLK与采样频率的对应关系如表4-70所示。应用中需要正确地选择IISLRCK和CODECLK。 串行时钟频率IISCLK可以为采样频率的16、32、48倍，如表4-71所示。4.12.4IIS操作启动IIS操作执行下列过程：允许IISFCON寄存器的FIFO允许IISFCON寄存器的DMA请求允许IISFCON寄存器的启动结束IIS操作执行如下过程：不允许IISFCON寄存器的FIFO,如果你还想发送FIFO的剩余数据,跳过这一步.不允许IISFCON寄存器的DMA请求不允许IISFCON寄存器的启动4.12.5IIS-BUS接口寄存器①IIS控制寄存器IISCON是IIS控制寄存器，如表4-72所示。②IIS模式寄存器IISMOD是IIS模式寄存器，如表4-73所示。③IIS预定标器寄存器IISPSR是IIS预定标器寄存器,如表4-74、表4-75所示④IISFIFO控制寄存器IISFCON是IISFIFO控制寄存器，如表4-76所示。⑤IISFIFO寄存器IIS总线接口包含2个16字节发送和接收FIFO，每个FIFO有8个16位单元，可以通过IISFIF寄存器来存取发送和接收FIFO的数据。如表4-77所示。4.13其它接口管理4.13.1S3C44B0X的IIC接口1.概述(1)IIC-BUS结构S3C44B0X微处理器能支持多主的IIC-BUS串行接口。串行数据线(SDA)和串行时钟线(SCL)在主设备和外围设备之间进行数据传输。SDA和SCL线是双方向的。

在多主IIC-BUS模式中，多S3C44B0X微处理器同从装置间能接收或发送串行数据。主S3C44B0X负责开始和终止数据传送。S3C44B0X采用标准总线仲裁程序。图4-32给出了IIC－BUS方框图，为了控制多主IIC-BUS操作,需初始化寄存器:控制寄存器IICCON控制/状态寄存器IICSTATTx/Rx数据移位寄存器IICDS地址寄存器IICADD。(2)开始和结束信号如图4-33所示，当IIC总线空闲的时候，串行数据线和串行时钟线都应该处于高阻状态。SCL高电平时，SDA从高到低跳变作为开始信号；SDA从低到高的跳变作为结束信号。主设备控制产生开始和结束信号。图4-33开始结束信号 开始信号后，传送的首字节的7位为从设备的地址，第8位为数据传送方向位，如果第8位是0，指示一次写操作，否则指示一次读数据的请求。 数据传送每次都是8位，而且从最高位开始传送，每一个字节必须紧跟着接收到ACK位进行传送，传送字节数不限。 在SDA串行数据线上检测一个开始信号之前，IIC总线接口应该处于从模式下。 检测到开始信号后，接口的状态转变成主控制模式，产生SCL时钟信号，启动数据传送，总线进入忙碌状态。 检测到结束状态后，总线又回到空闲状态。 如果控制器想继续进行数据传送，它又会产生开始信号，同时从控制器也是。(3)数据传送格式如图4-34所示，串行数据线上的每一个字节在长度上都应该是8位。每次传送能够传送的字节数目是不受限制的。紧跟在开始状态后面的第一个字节应该是地址域。当IIC总线工作在主控制模式的时候，地址由控制器传送。每一个字节后面应该跟着一位确认位ACK。串行数据地址的最高位总是被最先传送。如图4-35所示。(4)ACK应答信号如图4-36所示，发送器SCL产生9个时钟周期，前8个周期发送器发送8位数据，第9个时钟周期接收器发送一个应答ACK位，完成一个字节的传输操作。当ACK时钟脉冲被收到时,发送器置SDA高电平，接收器置SDA低电平。

在IICSTAT寄存器中，可以通过软件使能ACK应答位。(5)读写操作在发送器模式下，数据被发送之后，IIC总线接口会等待直到IICDS（IIC数据移位寄存器）被程序写入新的数据。在新的数据被写入之前，SCL线都被拉低。新的数据写入之后，SCL线被释放。S3C44B0X利用中断来判别当前数据字节是否已经完全送出。在CPU接收到中断请求后，再中断处理中再次将下一个新的数据写入IICDS，如此循环。在接收模式下，数据被接收到后，IIC总线接口将等待直到IICDS寄存器被程序读出。在数据被读出之前，SCL线保持低电平。新的数据从读出之后，SCL线才释放。S3C44B0X也利用中断来判别是否接收到了新的数据。CPU收到中断请求之后，处理程序将从IICDS读取数据。(6)总线仲裁程序串行数据线上的仲裁用来防止两个控制器对总线的竞争。如果一个主控制器使SDA数据线为高电平，它发现另一个主控制器使SDA数据线为低电平，它不会进行一次数据传送操作，因为总线上当前的状态与自己的状态不相符合，这时候仲裁程序将一直执行到SDA数据线变高电平为止。然而当多个主控制器同时使SDA为低电平，每个主控制器发地址位给从控制器。因为串行数据线上保持低电平的能力要比保持高电平的能力强。例如:一个控制器产生了一个低电平作为第一个地址位，同时另外一个控制器正保持高电平，在这种情况下，两个控制器都会在总线上检测到低电平，这种情况下，产生低电平的主控制器将会得到控制权，产生高电平的控制器将会释放控制权。如果两个主控制器都产生低电平作为地址的第一位，将对地址的第二位的仲裁，这种仲裁会持续到地址的最后一位。(7)配置IIC总线要控制串行时钟SCL的频率，可以通过IICCON寄存器中的4位预分频值来设置。IIC总线接口地址保存在IIC总线地址寄存器IICADD内。(8)各种模式下的操作流程S3C44B0X支持的操作模式有主设备发送模式、主设备接收模式、从设备发送模式和从设备接收模式。在IIC发送/接收操作中，遵循以下步骤：①如果需要，将本机地址写入地址寄存器IICADD中；②设置IICCON寄存器：a）使能中断；b）定义SCL周期；③设置IICSTAT，使能串行输出

主控制器送/接收数据流程图如图4-37所示，从控制器发送/接收数据流程图如图4-38所示。2.IIC总线接口专用寄存器(1)IIC总线控制寄存器（IICCON）IICCON是IIC总线控制寄存器，定义如表4-78所示。(2)IIC状态寄存器（IICSTAT）IICSTAT是IIC总线状态寄存器，定义如表4-79所示。(3)IIC总线地址寄存器IICADD是IIC总线地址寄存器，定义如表4-80所示。(4)IIC总线发送/接收数据移位寄存器（IICDS）IICDS是IIC总线发送/接收数据移位寄存器，定义如表4-81所示。4.13.2A/D转换器1.S3C44B0XADC概述 S3C44B0X具有8路模拟信号输入的10位模/数转换器（ADC），它是一个逐次逼近型的ADC，内部结构中包括模拟输入多路复用器，自动调零比较器，时钟产生器，10位逐次逼近寄存器（SAR），输出寄存器如下图所示。 这个ADC还提供可编程选择的睡眠模式，以节省功耗。如图4-39所示，S3C44B0X内部ADC的结构包括多路转换器MUX、D/A转换器、SAR逻辑、COMP比较器、预分频器PSR、ADCDAT数据寄存器和控制逻辑等。另外，出于对电压的稳定性的考虑，正向参考电压REFT，反向参考电压REFB和模拟共用电压VCOM应该相应地连接一个旁路电容。主要特性是：分辨率：10位；微分线性度误差：±１ＬＳＢ积分线性度误差：±２ＬＳＢ（最大±３ＬＳＢ）最大转换速率：１００ＫＳＰＳ输入电压范围：０－２.５Ｖ输入带宽：０－１００Ｈｚ（不具备采样保持（Ｓ/Ｈ）电路）低功耗2.ADC转换时间计算A/D转换时间即完成一次A/D转换所需要的时间。当系统的时钟频率为64MHz且ADC时钟源的预分频值为20时，10位数字量的转换时间如下：64MHz/2*(20+1)/16（10位操作至少要16个周期）＝95.2KHz＝10.5usS3C44B0X的这个ADC不具有采样保持电路，因此虽然它具有较高的采样速度，但为了得到精确的转换数据，输入的模拟信号的频率应该不超过100Hz。3.ADC的分辨率的计算 S3C44B0X的ADC的输出为10位数字量，由于输入的满刻度电压为2.5V，因此，ADC能分辨出来的输入电压变化的最小值为: 2.5V/210=2.4mV。4.关于采样保持器在对模拟信号进行A/D转换时，从启动变换到变换结束的数字量输出，需要一定的时间，即A/D转换器的孔径时间。当输入信号的频率较高，在A/D转换的孔径时间内输入信号发生变化，就会造成较大的转换误差。要防止这种误差的产生，必须在A/D转换开始时将信号电平保持住，即处于保持状态。而在A/D转换结束后又能跟踪输入信号的变化，即对输入信号进行采样。完成这种功能的器件叫做采样保持器。S3C44B0X的ADC中不具备采样保持器,只能够对频率小于100Hz的信号进行转换。5.ADC的相关寄存器(1)A/D转换控制寄存器（ADCCON）ADCCON是A/D转换控制寄存器，如表4-82所示(2)A/D转换预分频寄存器ADCPSR是A/D转换预分频寄存器，存放8位预分频值0～255，初始值为0。(3)A/D转换数据寄存器A/D转换结束，可以从ADCDAT读出转换数据，ADCDAT转换数据寄存器是10位值。4.13.4SIO(同步I/O)S3C44B0X的SIO能与各种类型的串行外设接口。这个SIO模块能以一定的频率(由寄存器设置)发送或接收8位串行数据。时钟源可以选择内部时钟或外部时钟。SIO模块具有以下功能：8位数据缓冲（SIODAT）12位的预定标器(SBRDR)8位间隔计数器(ITVCNT)时钟选择逻辑串行数据I/O脚(SIORXD和SIOTXD)外部时钟输入/输出脚(SIOCK)DMA运行模式1.SIO正常操作模式发送与接收同时进行,一个发送数据脚,一个接收数据脚,当一个字节写入SIODAT数据寄存器,如果SIO运行位设置和发送模式允许,则SIO开始发送数据为了对SIO模块编程,应该遵守如下步骤:配置I/O脚(SIOTXD,SIOCLK,SIORXD).设置SIOCON为适当的配置设置串行I/O中断允许位如果想发送数据,写数据到SIODAT.设置SIOCON[3]为1,开始数据移位操作当数据移位操作完成时,SIO中断被请求和 SIODAT接收到数据返回第4步2.SIODMA操作自动运行模式(非握手模式)在该模式,SIO等待直到发送的数据被外部目标设备读走.在每次8位数据发送后,SIO插入一个可编程的间隔周期.如图4-42所示。(1)DMA发送数据步骤如下:清DCNTZ为0,使SIO能请求DMA服务.除了SIOCON[1:0]必须为00外,适当的配置SIO适当的配置DMASIO被配置为DMA发送模式.SIO自动请求DMA服务SIO发送数据返回步骤4直到DMA计数为0设置DCNTZ为1,停止SIO请求进一步的DMA服务.

如图4-41所示。(2)DMA接收数据步骤如下:清DCNTZ为0,使SIO能请求DMA服务.除了SIOCON[1:0]必须为00外,适当的配置SIO适当的配置DMASIO被配置为DMA只接模式.设置SIOCO