DDS信号发生器70655课件

2010年7月DDS信号发生器的设计设计题目

采用DDS技术设计一个信号发生器

设计要求如下：（1）具有产生正弦波、方波和三角波3种周期性波形；（2）输出信号频率范围10Hz~5MHz，频率步进间隔≤1Hz；（3）输出信号幅值范围0~10V（峰—峰值），波形幅值和偏移量可调；（4）具有稳幅输出功能，当负载变化时，输出电压幅度变化不大于±3%（负载电阻变化范围：50Ω~∞）；（5）具有显示输出波形类型、重复频率等功能。

将2π切割成2N等份作为最小量化单位，从而得到△θ的数字量M为：直接数字频率合成的原理

用频率为fclk的基准时钟对正弦信号进行抽样

当M取1时，可以得到输出信号的最小频率步进为

由于正弦函数为非线性函数，很难实时计算，一般通过查表的方法来快速获得函数值。直接数字频率合成的原理

DDS正弦信号发生器原理框图

直接数字频率合成的原理

专用DDS集成芯片——AD9850

专用DDS集成芯片——AD9850

正弦信号的输出频率与频率控制字之间的关系由下式确定：fCLKIN为AD9850外部输入的参考时钟，最高频率为125MHz。M为4字节的频率控制字，就是W1~W4。

问题：如要产生50Hz的正弦波，计算4字节的频率字。AD9850实现的DDS信号发生器硬件电路设计LT6600-10内部还有一全差分放大器，通过改变R4和R5的阻值可获得不同的放大倍数。

当R4和R5取相同阻值时，内部差分放大器的增益为402Ω/R4

AD9850实现的DDS信号发生器硬件电路设计

LT6600-10为单片集成开关电容低通滤波器，截止频率为10MHz。从LT6600-10输入和输出信号波形比较：AD9850实现的DDS信号发生器硬件电路设计AD9850控制字传送时序图

W0为相位控制字，W1~W4为32位频率字AD9850实现的DDS信号发生器程序设计AD9850实现的DDS信号发生器程序设计SEND： CLR W_CLK CLR FQ_UD MOV R0，#38H MOV R7，#05HSEND0：MOV R6，#08H

MOV A，@R0SEND1： RRC A MOV DIN，C SETB W_CLK CLR W_CLK DJNZ R6，SEND1 DEC R0 DJNZ R7，SEND0 SETB FQ_UD NOP NOP NOP NOP CLR FQ_UD RET1方案设计

单片机+FPGA实现的DDS信号发生器单片机子系统的软硬件设计单片机子系统硬件设计

单片机子系统软件设计

DDS子系统设计

高速D/A转换电路设计

FPGA内部逻辑设计

模拟子系统设计

滤波器的设计

信号放大电路的设计

驱动电路的设计（4）DDS信号的质量DDS信号源的质量可用信号的失真度THD（TotalHarmonicDistortion，也称总谐波系数）来表示。

X：采样点数，n：DAC字长D/A选用8位字宽，一个周期的样本数取256，失真度为0.72%。一个周期的样本数为20，失真度约为6.4%。一个周期的样本数为4，失真度达到48.3%主要技术指标分析和确定DDS子系统参数的确定（1）系统时钟频率：40MHz；（2）频率控制字的位宽：32位；（3）相位累加器的位宽：32位；（4）波形存储器的地址位宽：8位；（5）波形存储器的数据位宽：8位。最小频率步进值

单片机子系统硬件设计键盘显示电路AD9708时序DDS子系统顶层原理图

频率字接收模块

差分放大电路的设计

模拟子系统设计

模拟子系统设计

驱动电路设计

模拟子系统设计

单片机子系统软件设计软件主要功能：人机接口：波形选择，频率设置向FPGA传送波形数据和频率控制字页面2

页面3页面1

LCD显示画面设计按键的定义

主程序流程图键盘中断服务程序流程图

给定频率转化为4字节的频率控制字

N为字宽，取3