数电-第16讲(触发器、寄存器)课件_第1页
数电-第16讲(触发器、寄存器)课件_第2页
数电-第16讲(触发器、寄存器)课件_第3页
数电-第16讲(触发器、寄存器)课件_第4页
数电-第16讲(触发器、寄存器)课件_第5页
已阅读5页,还剩38页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第16讲第14章时序逻辑电路14.1触发器R-S触发器D触发器14.2寄存器2/6/2023电工电子技术第14章时序逻辑电路14.1触发器14.1.1R-S触发器&&RDSDQQRD—RESET直接复位端SD—SET直接置位端Q,Q输出端1.基本的R-S触发器组成:用2个与非门(或或非门)构成2/6/2023电工电子技术R-S触发器真值表RDSDQQ0101(复位)1010(置位)11保持原状

00不确定&&RDSDQQ011100RD=0同时SD=1时,Q=0。故RD称为复位端,或称为清0端2/6/2023电工电子技术&&RDSDQQR-S触发器真值表RDSDQQ0101(复位)1010(置位)11保持原状

00不确定指R、S从01或10变成11时,输出端状态不变1111002/6/2023电工电子技术&&RDSDQQR-S触发器真值表RDSDQQ0101(复位)1010(置位)11保持原状

00不确定指RD、SD同时从00变成11时,输出端状态不定0011112/6/2023电工电子技术R-S触发器真值表RDSDQQ0101(复位)1010(置位)11保持原状

00不确定指RD、SD同时从00变成11时,输出端状态不定&&RDSDQQ00111111&&RDSDQQ001111110000即Q、Q也可能是01,也可能是10设计电路时此种情况应避免2/6/2023电工电子技术R-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kK2/6/2023电工电子技术R-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kK2/6/2023电工电子技术R-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kKQQt正脉冲负脉冲2/6/2023电工电子技术时钟控制电平触发的R-S触发器(续)时钟控制—只有CP=1时,输出端状态才能改变电平触发—在CP=1时,控制端R、S的电平(1或0)发生变化时,输出端状态才改变CPRSQn+1说明100Qn

保持1011置11100清0111不定避免0Qn保持用途:D触发器和J-K触发器的内部电路2/6/2023电工电子技术14.1.2D触发器1.时钟控制电平触发的D触发器CPRSQn+1说明100Qn

保持1011置11100清0111不定避免0Qn保持1D&&RDSDQQ&&RSCP其他两种情况不会出现2/6/2023电工电子技术时钟控制电平触发的D触发器功能表CPDQn+1

1001110QnCP=1时,Qn+1=DCP=0时,保持原状1DCP&&RDSDQQ&&D触发器具有数据记忆功能2/6/2023电工电子技术2.维持阻塞型D触发器&&RDSDQQ&&&&DCP符号RDSDDCPQQ2/6/2023电工电子技术维持阻塞型D触发器的引脚功能符号RD直接清0端(复位端)R=0,S=1时,Q=0SD直接置1端(置位端)R=1,S=0时,Q=1

小圈表示低电平有效D数据输入端CP时钟脉冲Q、Q输出端,Q的小圈

表示是反相输出端,

即Q总是与Q相反RDSDDCPQQ2/6/2023电工电子技术维持阻塞型D触发器的引脚功能(续)功能表CPQn+1D触发方式:边沿触发(时钟上升沿触发)功能表说明:在CP上升沿时,Q等于D;在CP高电平、低电平和下降沿时,Q保持不变RDSDDCPQQ2/6/2023电工电子技术3.集成D触发器介绍(1)集成双D触发器74LS74RDSDDCPQQRDSDDCPQQVcc(+5V)GND(地)2/6/2023电工电子技术D触发器应用举例:用D触发器将一个时钟进行2分频.DCPQQCPCPQQ01RD、SD不用时,甩空或通过4.7k的电阻吊高电平频率FQ

=FCP/2D触发器功能CP时,Q=D2/6/2023电工电子技术用2个2分频器级联组成一个4分频器DCPQQDCPQQCP1Q2QF2Q=F1Q/2=FCP/42/6/2023电工电子技术集成4D触发器74LS175的应用举例—抢答电路1Q1Q2Q2Q3Q3Q4Q4QVccGND1D2D3D4DCPR5004+5V111&&1+5V4.7k风鸣器CP1kHz主持人清0甲乙丙丁74LS175参赛人抢答按键12/6/2023电工电子技术(3)集成8D触发器内部有8个D触发器Q输出R公共CP公共QDRQDR内部有8个D触发器CP1D8DRDGNDVcc1Q2D3D4D5D6D7D2Q3Q4Q5Q6Q7Q8Q2/6/2023电工电子技术课堂练习题目:时钟CP及输入信号D的波形如图所示,试画出各触发器输出端Q的波形,设各输出端Q的初始状态=0.DQDCPQ1Q2DQDCP2/6/2023电工电子技术课堂练习(续)Q2DQDCPCPDQ12/6/2023电工电子技术14.2寄存器14.2.1数码寄存器(并行寄存器)DCP一个D触发器组成1位的数码寄存器CP上升沿,Q=DCP高电平、低电平、下降沿,Q不变由D触发器组成,用于存放数码RDSDDCPQQ2/6/2023电工电子技术由4D集成电路74LS175组成4位二进制数寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND〔吊高电平〕D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V74LS175(电源〕CP1D2D3D4D1Q2Q3Q4Q4D锁存器数码寄存器(续)4位二进制数2/6/2023电工电子技术数码寄存器(续)由8D集成电路74LS273组成8位二进制数寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V74LS2731D8D1Q8Q8D锁存器Q4Q5Q6Q7D4D5D6D7CP8位二进制数D7~D02/6/2023电工电子技术数码寄存器用于计算机并行输入/输出接口外部设备(打印机)8D锁存器1D~8D1Q~8QCPD7~D0计算机CPU控制信号计算机CPU数据总线输出接口计算机总线画法:一条粗线代表8条线2/6/2023电工电子技术14.2.2串行移位寄存器1.用D触发器组成的移位寄存器QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行输入2/6/2023电工电子技术13.6寄存器13.6.2串行移位寄存器1.用D触发器组成的移位寄存器经4个CP脉冲,Di出现在Q4上Q1Q2Q3Q4CPDiDiDiDiCPDiDiDi0CPDiDi00CPDi000C0000由D触发器组成的串行移位寄存器功能表QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行输入2/6/2023电工电子技术循环移位寄存器CQSRDQSRDQSRDQSRDQ1Q2Q3Q4CP经4个CP脉冲循环一周CPQ1Q2Q3Q401000101002001030001410002/6/2023电工电子技术既具有串行输入又具有并行输入的移位寄存器CPQ4CQSRDQSRDQSRDQSRDQ1Q2Q3串行输入数据Di清0脉冲&&&&D1D2D3D4L并行输入脉冲并行输入数据00001010011101R=1S=0Q1=1R=1S=0Q3=1R=1S=1Q2不变R=1S=1Q4不变12/6/2023电工电子技术14.2.3集成电路双向移位寄存器(74LS194)并行输入数据右移串入数据控制端输出清0端时钟左移串入数据Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS1942/6/2023电工电子技术Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS194双向移位寄存器74LS194的功能CRCPMBMAQ0Q1Q2Q300000100保持101DSR右移一位110左移一位DSL111D0D1D2D3

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论