数字电路逻辑设计 第七章半导体存储器1课件

第七章半导体存储器

7.1概述7.2顺序存取存储器（SAM）

7.3随机存取存储器（RAM）7.4只读存储器（ROM）存储器的存储媒介有多种，应用范围也非常广泛。软磁盘磁带硬盘内存条光盘优盘数码相机用SM卡7.1存储器概述7.1存储器概述存储器：专用于存放大量二进制数码的器件按材料分类

1)磁介质类——软磁盘、硬盘、磁带、…2)光介质类——CD、DVD、MO、…3)半导体介质类——SDRAM、EEPROM、FLASHROM、…按功能分类主要分RAM和ROM两类，不过界限逐渐模糊

RAM:SDRAM,磁盘，

ROM:CD,DVD,FLASHROM,EEPROM存储器一般概念讨论学习半导体介质类存储器件的结构功能和使用特点

半导体存储器种类很多，其简单分类如下：★

双极型存储器：

是以双极性触发器为基本存储单元，具有工作速度快，功耗大的特点，主要用于对工作速度要求较高的场合。★

MOS型存储器

是以MOS触发器为基本存储单元，它具有集成度高、功耗小、工艺简单等特点，主要用于大容量存储系统中。☆从制造工艺上分：7.1.2半导体存储器分类

RAM(RandomAccessMemory)随机存取存储器ROM(ReadOnlyMemory)只读存储器随机存取存储器：在运行状态可以随时进行读或写操作RAM信息易失：芯片必须供电才能保持存储的数据SRAMDRAM只读存储器：通过特定方法写入数据，正常工作时只能读出ROM信息非易失：信息一旦写入，即使断电也不会丢失ROM(工厂掩膜)PROM(一次编程)7.1.2半导体存储器分类EPROM(多次编程)☆从存取信息方式上分：顺序存取存储器(SAM)：如先入先出型和先入后出型

SAM(SequentialAccessMemory)顺序存取存储器容量：存储单元总数（bit），一个基本存储单元能存储１位(Bit)的信息，即一个0或一个1。存取时间：表明存储器工作速度，通常用读(或写)周期描述。其它：材料、功耗、封装形式等等7.1.3存储器主要性能指标1Kbit=1024bit=210bit128Mbit=134217728bit=227bit字长：一个芯片可以同时存取的比特数，存储器的读写操作是以字为单位的，每一个字可包含多个位。1位、4位、8位、16位、32位等等标称：字数×位数读操作和写操作时序图：存储器的工作时序关系例如：字数：字长：每次可以读(写)二值码的个数总容量不同的存储器芯片，其存储容量是不同的。例如某一半导体存储器芯片，共有4K个存储单元，每个单元存储8位二进制信息，则该芯片的存储容量是4K×8bits或4K字节，简称4KB。

字节数（4K个字节数）字节长B（一个字节8bits）存储器……7.2

顺序存取存储器（SAM）7.2.1动态CMOS反相器7.2.2动态CMOS移存单元7.2.3

动态移存器和顺序存取存储器SequentialAccessMemory7.2.1动态CMOS反相器由传输门和CMOS反相器组成。电路中T1、T2栅极的寄生电容C是存储信息的主要“元件”。

２．MOS管栅电容C的暂存作用栅电容C充电迅速，放电缓慢，因此可以暂存输入信息。若每隔一定时间对C补充一次电荷，使信号得到“再生”，可长期保持C上的1信号，这一操作过程通常称为“刷新”。

CP的周期不能太长，一般应小于１ms。

１．电路结构图7-2-1动态CMOS反相器vI+–TG1CPCRVDDT2T1vOCP•+–7.2.2动态CMOS移存单元7.2.3动态移存器和顺序存取存储器

１．动态移存器动态移存器可用动态CMOS移存单元串接而成，主要用来组成顺序存取存储器(SAM)。7.2.3动态移存器和顺序存取存储器

１．动态移存器动态移存器可用动态CMOS移存单元串接而成，主要用来组成顺序存取存储器(SAM)。由于需要读出的数据必须在CP的推动下，逐位移动到输出端才可读出，所以存取时间较长，位数越多，最大存取时间越长。0121023···串入串出CPCP1位动态移存单元图7-2-3

1024位动态移存器示意图图7-2-5

m×4位FILO型SAMI/O控制电路1ENQ0Qm-1•••m位双向移存器SL/SRCPG2G1I/O0R/WCPENENI/O3EN111Q0Qm-1•••m位双向移存器SL/SRCP●······

３．先入后出(FILO)型SAM写操作：移存器执行右移操作，由I/O端最先送入的数据存于各移存器的最右端。读操作：移存器执行左移操作，存于各移存器最左端的数据最先由I/O端读出。7.3随机存取存储器（RAM）7.3.1RAM的基本结构7.3.2RAM芯片介绍7.3.3RAM容量扩展二、RAM的存储单元（SRAM、DRAM）一、RAM的结构框图一、字长（位数）的扩展二、字数的扩展RandomAccessMemory存储矩阵输入/输出控制电路

地址译码器数据输入/输出地址输入控制信号输入(CS、R/W)地址译码器：对外部输入的地址码进行译码，唯一地选择存储矩阵中的一个存储单元输入/输出控制电路：对选中的存储单元进行读出或写入数据的操作存储矩阵：存储器中各个存储单元的有序排列7.3.1RAM的结构一、RAM的结构框图1.存储矩阵图中，1024个字排列成32×32的矩阵。为了存取方便，给它们编上号。32行编号为X0、X1、…、X31，32列编号为Y0、Y1、…、Y31。这样每一个存储单元都有了一个固定的编号，称为地址。

A0A1A2A3CSX0CSX1CSX15行地址译码器……列地址译码器A4A5A6A7CSY0CSY1CSY15011516173232241255存储单元数量多，将存储单元排列成矩阵形式（存储器阵列）阵列中各单元的选择称地址译码A0A1A2A3A4A5A6A7……CS0CS1CS255地址译码器存储器阵列01255单译码:n位地址构成条地址线。若n=10，则有1024条地址线行列（双）译码:将地址分成两部分，分别由行译码器和列译码器共同译码,其输出为存储矩阵的行列选择线，由它们共同确定欲选择的地址单元。2．地址译码例如，输入地址码A9A8A7A6A5A4A3A2A1A0=0000000001，则行选线X1＝1、列选线Y0＝1，选中第X1行第Y0列的那个存储单元。采用双译码结构。行地址译码器：5输入32输出，输入为A0、A1、…、A4，输出为X0、X1、…、X31；

列地址译码器：5输入32输出，输入为A5、A6、…、A9，输出为Y0、Y1、…、Y31，这样共有10条地址线。2．地址译码

3.片选及输入/输出控制电路当选片信号CS＝1时，G5、G4输出为0，三态门G1、G2、G3均处于高阻状态，I/O端与存储器内部完全隔离，存储器禁止读/写操作，即不工作。当CS＝0时，芯片被选通：当R/W＝1时，G5输出高电平，G3被打开，被选中的单元所存储的数据出现在I/O端，存储器执行读操作；当R/W＝0时，G4输出高电平，G1、G2被打开，此时加在I/O端的数据以互补的形式出现在内部数据线上，存储器执行写操作。图7-3-1

256×1位RAM示意图

X地址译码器Y地址译码器1,1A0A1A2A3X0(行)X15T0T0'T15'Y0(列)•••Y15A4A5A6A7位线行存储矩阵I/O电路G1DG4G5G2I/OR/W&D1ENCS16,1列1,16T15位线16,161EN1EN&G3••••从RAM的结构再看RAM指标的意义：容量：指存储矩阵的大小，即阵列中所有存储单元的总数字数2n：指地址单元的总数为2n，n为RAM外部地址线的根数字长：指每个地址单元中的数据位数；也即是每次寻址后从存储器中读出（或写入）的数据位数7.3.1RAM的结构存储容量＝字数（2n）×字长（数据位数）Xi

=1，T5、T6导通，触发器与位线接通Xi

=0，T5、T6截止，触发器与位线隔离Yj

=1，Tj

、Tj’均导通，触发器的输出才与数据线接通，该单元才能通过数据线传送数据来自行地址译码器的输出来自列地址译码器的输出7.3.2RAM存储单元1、静态MOSRAM（SRAM）图7-3-2六管CMOS静态存储单元VDD••DDTjTj'YjT1T3QQT5T2T4T6Xi位线位线由于数据由触发器记忆，只要不断电，信息就可以永久保存。采用CMOS管，所以静态功耗极小。2、动态MOSRAM（DRAM）DRAM存储数据原理：基于MOS管栅极电容的电荷存储效应DRAM三个工作过程：写入数据读出数据刷新数据存储数据的电容存储单元写入数据的控制门读出数据的控制门写入刷新控制电路来自行地址译码器的输出来自列地址译码器的输出7.3.2RAM存储单元写入数据若DI＝0，电容充电；若DI＝1，电容放电。

当Xi＝

Yj＝0时，写入的数据由C保存。R/W=0,G1开通，G2被封锁，输入数据DI经G3反相，被存入电容C中。&&DRAM工作描述7.3.2RAM存储单元

读位线信号分两路，一路经T5

由DO

输出；另一路经G2、G3、T1对存储单元刷新。R/W=1,G2开通，G1被封锁，读出数据若C上充有电荷且使T2导通，则读位线获得低电平，输出数据0；反之，T2截止，输出数据1。&&DRAM工作描述7.3.2RAM存储单元若读位线为低电平，经过G3反相后为高电平，对电容C充电；刷新数据&&若读位线为高电平，经过G3反相后为低电平，电容C放电；当R/W=1,且Xi=1时，C上的数据经T2

、T3到达“读”位线，然后经写入刷新控制电路对存储单元刷新此时,Xi有效的整个一行存储单元被刷新。由于列选择线Yj无效，因此数据不被读出DRAM工作描述7.3.2RAM存储单元T1G2&&T2T3T4T4'T5T6TjYjC0C0'CG1XiWRVDDVDD预充

脉冲读行线写位线写行线读位线D三管动态NMOS存储单元

(2)三管NMOS动态存储单元

NMOS管T2的栅电容C用来暂存数据。预充电：读出操作：写入操作：刷新操作：通过内部的读、写操作，使C中的信息得以长期保持。3、单管NMOS动态存储单元图7-3-4单管NMOS动态存储单元•xiTCSC0D位线由一个门控管T和一个存储信息的电容CS组成。由于分布电容C0＞＞CS，所以位线上的读出电压信号很小，需用高灵敏度读出放大器进行放大；且每次读出后必须立即对该单元进行刷新，以保留原存信息。7.3.2RAM存储单元利用触发器保存数据写入时在D和/D上加上反相信号，引起触发器的翻转即可数据读出非破坏性，一次写入，可以反复读出存储单元占用管元多，每比特面积大、功耗高动态存储单元利用栅级电容上的存储电荷保存数据写入过程是给电容充电或放电的过程破坏性读出存储单元管元少、面积小、功耗低、利于海量存储需要刷新时序控制存储单元特点比较：静态存储单元RAM的工作时序（以写入过程为例）写入操作过程如下：（1）欲写入单元的地址加到存储器的地址输入端；（2）加入有效的选片信号CS；（3）将待写入的数据加到数据输入端。（3）在R/W线上加低电平，进入写工作状态；（4）让选片信号CS无效，I/O端呈高阻态。SRAM芯片M6264：容量为：8192字×8位（常称为8K×8）8条数据线，每字长度为8位13条地址线，存储字数为：213＝8Ｋ图7-3-5

HM6264外引线排列图⌒R/WNCGND15141613171218111910209218227236245254263272281A12A7A6A5A4A3A2A1A0I/O0I/O1I/O2VDDCS2A8A9A11OEA10CS1I/O7I/O6I/O5I/O4I/O3HM62647.3.3RAM产品介绍CS1、CS2是选片端，OE是输出使能端，R/W是读写控制端。表7-3-2

HM6264工作状态工作状态CS1CS2OER/WI/O

读（选中）0101输出数据写（选中）01×0输入数据维持（未选中）1×××高阻浮置维持（未选中）×