微处理器原理及应用- 第八章 输入／输出接口基础与总线

第8章输入／输出接口基础与总线8.1概述8.1.1外部设备及其信号1、外部设备（1）输入设备（2）输出设备（3）I／O复合设备主机接口外部设备图8-1输入／输出接口2、外部设备的信号（1）数据信号（主要部分）按照其物理形态可分：1）数字量：以二进制形式表示的数据、图形或文字信息。2）模拟量：指那些以连续形态出现的物理量。3）开关量：只有两种状态（0，1）的量。4）脉冲量（2）状态信号作用：指示外部设备当前的工作状态，协调CPU与外部设备之 间的操作。（3）控制信号作用：CPU向外设发出的命令。

8.1.2输入／输出接口的功能应具有以下基本功能：（l）解决CPU与外设之间速度不匹配问题（2）实现信号电平的转换（3）实现信号格式的转换实现信号格式转换的情况可分成以下三种：1）模／数与数／模转换2）开关量转换3）并行—串行转换（4）实现CPU与外设之间同步工作（5）实现CPU对端口的选择8.2CPU与端口之间的接口技术8.2.1最常用的简单输入／输出接口芯片主要有缓冲器、锁存器和译码器。（1）单向缓冲器74LS244（2）双向缓冲器74LS245A1B1A8B8GDIR┇┇┇┇┇┇1A11Y11A21Y21A31Y31A41Y41G2A12Y12A22Y22A32Y32A42Y42G图8-2数据缓冲器（b）双向缓冲器74LS245（a）单向缓冲器74LS244（a）（b）（3）锁存器74LS373

（4）译码器74LS138

图8-3锁存器与译码器(a)锁存器74LS373(b)译码器74LS138DCQ(1)1D1ODCQ(8)8D8OOEG┇┇┇┇┇┇（a）（b）Y0Y1Y2Y3Y4Y5Y6Y7G1y0y1y2y3y4y5y6y7G2AG2BCBAA5A4A3A2A1A0输入A5A4A3A2A1A0100000100001100010100011100100100101100110100111输出y7y6y5y4y3y2y1y011111110111111011111101111110111111011111101111110111111011111118.2.2端口的编址方式1、端口接口内部通常设置有若干个寄存器，用来暂存CPU和外设之间传输的数据、状态和命令，这些寄存器被称为端口。端口根据寄存器内暂存的信息可分为：数据端口、命令端口和状态端口。状态信息的获取：CPU对状态端口进行一次读操作。数据的输入／输出：CPU对数据端口进行一次读或写操作。控制命令的输出：CPU把若干位代码写入命令端口。

数据输入寄存器数据输出寄存器控制寄存器状态寄存器外部输入或输出设备数据线数据线数据线DBCBAB接口图8-4外设通过接口与系统连接示意图表8-1CPU对外部设备的操作任

务具体操作状态信息的获取CPU对状态端口进行一次读操作，获得与这个接口相连接的外部设备的状态信息数据的输入／输出CPU对数据端口进行一次读或写操作，可实现与该外部设备进行一次数据传输控制命令的输出CPU把控制代码写入命令端口，可实现对该外部设备发出一个控制命令2、I／O端口的寻址方法I／O端口的编址方式有两种：统一编址方式和独立编址方式。（1）统一编址方式优点：1）简化了指令系统的设计，在微处理器指令集中不必包含I／O操作指令；2）访问I／O设备的指令类型多、功能强，能用访问存储器指令，对I／O设备进行方便、灵活的操作；3）I／O地址空间可大可小，能根据实际系统上的外设数目来调整。缺点：I／O端口占用了存储单元的地址空间，且I／O译码电路变 得较复杂。其次，访问存储器的指令一般要比较长，这样延长了输入输出操作时间。（2）独立编址方式优点：1）可读性好，输入输出指令和访问存储器的指令有明显的区别，使程序清晰；2）I／O指令长度短，执行的速度快，占用内存空间少；3）I／O地址译码电路较简单。缺点：CPU指令系统中必须有专门的IN和OUT指令，而且这些指 令的功能没有访问存储器的指令强。8.2.3端口与CPU之间的接口1、简单I／O接口的组成简单I／O接口的组成：地址译码、数据锁存与缓冲器、状态寄 存器、命令寄存器等。2、地址译码电路地址译码电路是接口的重要组成部分。地址译码电路分为两个部分：接口的选择和端口的选择。例8-1某接口有四个端口分别为数据端口A、数据端口B、数据端口C和控制端口。数据端口A和数据端口C为输入口，数据端口B和控制端口为输出口，系统分配给接口的地址是378H、379H、37AH、37BH。设系统为最小工作模式，试设计接口的译码电路。解：该接口共有四个端口地址，取地址码最低两位A1、A0作为接口内不同端口的选择，即：数据端口A、数据端口B、数据端口C和控制端口分别对应四种组合00、01、10、11，高14位地址码译出本接口的选择地址378H（也是数据端口A的地址）。

≥1A15A14A11A6A4A3&A12A10A9A8A7A5A13U1U2G2BG2BM/IOG1A2A1A0CBAY0Y1Y2Y3U3图8-5接口的译码电路3、8086CPU与端口之间的硬件接口硬件接口三种方法：（1）仅使用8086CPU偶地址的接口技术例8-2设有某8位I／O接口电路芯片，其内部有4个可寻址的端口，并已知该I／O接口电路芯片的起始地址为328H，仅使用8086CPU中偶地址的接口技术，试求出该I／O接口电路芯片的其余地址并设计出该接口电路。解：用CPU的二位地址线A2和A1作为I／O接口电路芯片内部寻址，其余地址线经译码后可求得该芯片的片选信号，译码地址应为328H。其接口电路芯片内部的

4个可寻址的端口地址应为328H、32AH、32CH、32EH。该接口电路如图8-6所示。

IORCIOWCD0～D7A0～A9低8位系统数据总线地址译码器&1RDWR

D0┇D7

CSA0A1A2A0A1CPU图8-6仅使用8086CPU偶地址的接口接口电路（2）仅使用8086CPU奇地址的接口技术（3）使用8086CPU连续地址的接口技术

D15~D8D0~D7IORCBHEA0~A9地址译码器

D0

┇D7

RDCSA0A1CPU图8-7使用8086CPU连续地址的接口D0

┇D7

TOEAD0

┇D7

TOEA82868286881≥11≥1接口电路8.3CPU与端口之间的数据传送方式CPU与端口之间的数据传送方式有三种：程序控制传送方式中断技术传送方式DMA传送方式8.3.1程序控制方式程序控制传送方式----在程序控制下进行信息传送分为二种方式：无条件传送和条件传送。1、无条件传送方式

1D2D1Q2Q74LS2738D8QCLKD0D1D7······&M/IOCSWR图8-8简单输出接口2、条件传送方式（查询式传送）一个数据传送的过程软件必须由以下三个环节组成：①CPU从状态端口中读取一个状态字。②CPU检测状态字的某对应位是否满足“就绪”的条件，如果不满足，则回到前一步重新读取状态字。③如果状态字表明该外设已处于“就绪”状态，则进行数据的传送。（1）查询方式下的输入接口1）输入接口硬件

M/IOA15～A0D7～D0输入设备数据锁存器(8位)数据缓冲器(8位)+5VDRQCRD(读数据)RD(读状态)I/O译码ReadyCS1CS2图8-9查询方式下的输入接口&2&12）输入接口软件

图8-10查询方式下输入接口的程序框图输入一数据→CPU初始化读入状态数据准备好输入→内存缓冲区传送完NYNY结束开始例8-3设某接口的状态端口地址为STATE，状态位从D7位输入，数据端口的地址为INPORT，输入数据的总字节数为INCOUNT，试编制查询式输入数据的程序段。解：设输入数据存放在内存单元的首地址为BUFF

MOV

SI，BUFF

MOV

CX，INCOUNT

INPUT：IN

AL，STATE

TEST

AL，80H

JZ

INPUT

IN

AL，INPORT

MOV

[SI]，ALINC

SI

LOOP

INPUT

（2）查询方式下的输出接口1）输出接口硬件图8-11查询方式下的输出接口M/IOA15～A0+5VWR(写数据)RD(读状态)I/O译码BUSYCS1CS2D7-D0D触发器D1(数据总线)选通信号输出设备数据锁存器(8位)QRCDACK&2&12）输出接口软件

图8-12查询方式下输出接口的程序框图初始化读入状态忙否？输入一数据→外部传送完NYYN结束开始例8-4设某接口的状态端口地址为STATE，状态位从D7位输入，数据端口的地址为OUTPORT，输出数据的总字节数为OUTCOUNT，试编制查询式输出数据的程序段。解：设输出数据段在内存单元的首地址为BUFF

MOV

SI，BUFF

MOV

CX，OUTCOUNT

OUTPUT：IN

AL，STATE

TEST

AL，80H

JZ

OUTPUT

MOV

AL，[SI]

OUT

OUTPORT，AL

INC

SI

LOOP

OUTPUT

8.3.2中断技术传送方式不足之处主要有两点：（1）CPU的使用效率低（2）实时性差输入设备输入锁存器1CPUINTRM/IOA0～A15D0～D7IR5选通中断管理器8259图8-13中断方式传送的输入接口输入缓冲器地址译码

8.3.3DMA传送方式直接存储器传送DMA———指将外设的数据不经过CPU直接送入 内存储器，或者，从内存储器不经过 CPU直接送往外部设备。1、DMA控制器的功能

1）能向CPU发出总线请求信号

2）能实行对总线的控制

3）能发送地址信号并对内存储器寻址

4）能修改地址指针

5）能向存储器和外设发出读／写控制信号

6）能判断DMA传送是否结束

7）能发出DMA过程结束信号，使CPU能正常工作2、DMA传送操作过程

CPU地址寄存器字节计数器状态寄存器控制寄存器DMACHOLDHLDADREQDACK外设外设接口内存储器图8-14

DMA控制器与系统的连接DMA传送操作的过程的步骤：（1）初始化DMAC（2）外设通过DMAC向CPU发出DMA请求（3）CPU响应DMA请求（4）DMAC接管总线的控制权（5）实现数据传送（6）DMA结束图8-15

DMA传送操作的过程

外设通过DMAC向CPU发出DMA请求CPU响应DMA请求并交出总线控制权DMAC接收总线控制权从源地址中读取数据把数据写入目标地址中字节计数器减1数据传送结束?Y修改地址指针NDMAC初始化DMA结束8.4总线技术8.4.1概述总线-----在微型计算机系统中，采用一组公共的信号线作为微型 计算机各部件之间的通信线，这种用于各部件之间传送 信息的公共信号线称为总线（BUS）。1、总线的分类按信息传送的类型可分为三种：地址总线、数据总线和控制总线，按总线的规模、用途和应用场合可分为四类：1）芯片内部总线

2）元件级总线也叫片级总线或局部总线，

3）系统总线系统总线也叫板级总线

4）外部总线元件级总线插件板N主板插件板1CPU芯片内部总线存储器CPU芯片I/O接口芯片外部总线……图8-16微型计算机中各级总线之间的关系2、总线的特性（1）物理特性这里的物理特性是指总线的物理连接方式。（2）功能特性功能特性描写的是总线中的每一根线所起的作用。三种功能：1）地址总线它们是微型计算机用来传送地址的单向、三态总线。2）数据总线它们是传送数据或代码的双向、三态总线。3）控制总线用来实现控制信号传送的总线。（3）电气特性电气特性定义总线中的每一根线上信号的传送方向、有效电平范围。一般规定送入CPU的信号叫输入信号，从CPU送出的信号叫输出信号。（4）时序特性 时序特性定义总线中的每一根线在哪个时钟周期有效，即每根线的时序。3、总线的操作过程总线完成一次数据传输的操作过程可分为四个阶段。（1）总线请求阶段（2）寻址阶段（3）传输阶段（4）结束阶段4、总线标准总线标准——指在计算机界承认或推荐的系统中互连各个模块 的标准。常用的总线标准可分为两大类：系统总线和外部总线。（1）常用的标准系统总线1)

PC总线2)

ISA总线3)

PCI总线4)

S－100总线5)STD总线（2）常用的标准外部总线1)

IEEE—488总线。2)

EIA

RS—232总线8.4.2PC总线Pc总线共有62根，可分为五类：地址总线、数据总线、控制总线、状态线、电源线及其它辅助线。Pc总线引脚见图8-17。各引脚的作用详见表8-2B1A1B2A2B3A3B4A4B5A5B6A6B7A7B8A8B9A9B10A10B11A11B12A12B13A13B14A14B15A15B16A16B17A17B18A18B19A19B20A20B21A21B22A22B23A23B24A24B25A25B26A26B27A27B28A28B29A29B30A30B31A31GNDRESDRV+5VIRQ9-5VDRQ2-12V0WS+12VGNDSMEMWSMEMRIOWIORDAK3DRQ3DAK1DRQ1REFRESHBCLKIRQ7IRQ6IRQ5IRQ4IRQ3DAK2T/CBALE+5VOSCGNDIOCHKSD7SD6SD5SD4SD3SD2SD1SD0IOCHRDYAENSA19SA18SA17SA16SA15SA14SA13SA12SA11SA10SA9SA8SA7SA6SA5SA4SA3SA2SA1SA0图8-17

PC总线引脚表8-2pc总线62线引脚类型引脚名称符号作用地址总线地址线A0～A19用于传送存储器和

I／O的地址。当传送I／O地址时，PC／XT机仅使用A0～A9。地址信号可由CPU或DMA控制器产生。数据总线数据线D0～D7为

CPU、存储器或

I／O设备提供传输数据信息的通路。PC总线也称作8位PC总线。控制总线地址锁存允许ALE由总线控制器8288产生，当它有效后产生由高电平到低电平的下降沿时，把CPU送出的地址信号进行锁存。地址允许AEN由DMA控制器产生，高电平有效。当它有效时，迫使CPU让出对总线的控制权，而由DMA控制器来控制三总线。存储器读MEMR当CPU(或DMA控制器)执行存储器读命令时，该信号可以将所选中的存储单元中的数据读到数据总线上。存储器写MEMW当CPU(或DMA控制器)执行存储器写命令时，该信号可以将数据总线上的数据写入所选中的存储单元中。控制总线I／O读IOR当CPU(或DMA控制器)执行I／O读命令时，该信号可以将所选中的I／O端口中的数据读到数据总线上。I／O写IOW当CPU(或DMA控制器)执行I／O写命令时，该信号可以将数据总线上的数据写入所选中的I／O端口中。中断请求IRQ3～IRQ7

和IRQ9用来把外部I／O设备的中断请求信号，经系统板上的中断控制器送CPU。请求信号要求由低到高的上升沿有效。DMA请求DRQ1～DRQ3用来把I／O设备发出的DMA请求通过系统板上的

DMA控制器，产生一个

DMA周期。DRQ1级别最高，DRQ3级别最低。DMA响应DACK0～DACK3表明对应的DRQ已被接受，

DMA控制器将占用总线并进入DMA周期。其中DACK0的响应仅表明系统对存储器刷新请求的响应。计数结束T／C当DMA控制器的通道计数达到终点时，T／C线上产生有效的高电平脉冲，向外设表明DMA传送已经结束。系统总清RESETDRV使系统各部件复位状态线I／O通道奇偶校验IOCHK表示I／O通道上的扩展存储器的奇隅校验出错，使CPU进入不可屏蔽中断（NMI）服务程序。I／O通道准备好IOCHRDY平时为高电平，当一些慢速的存储器或

I／O设备需要延长存储器周期或I／O周期时，可通过将该信号变为低电平来使CPU或DMA控制器插入等待周期。电源线及其它辅助线晶体振荡OSC晶体振荡信号的频率为14.31818MHZ，周期为70ns，占空比为1／2。系统时钟CLK由OSC信号经8284A时钟发生器三分频后得到，频率为4.77MHz，周期为210ns，占空比为1／3。电源线电源线共5种：＋5V、－5V、＋12V、－12V和GND8.4.3ISA总线

D1C1D2C2D3C3D4C4D5C5D6C6D7C7D8C8D9C9D10C10D11C11D12C12D13C13D14C14D15C15D16C16D17C17D18C18M16IO16IRQ10IRQ11IRQ12IRQ13IRQ14DAK0DRQ0DAK5DRQ5DAK6DRQ6DAK7DRQ7+5VMASTERGNDSBHELA23LA22LA21LA20LA19LA18LA17MEMRMEMWSD8SD9SD10SD11SD12SD13SD14SD15图8-18

ISA总线36线插槽的引脚表8-3ISA总线36线引脚类型引脚名称符号作用地址总线地址线LA17～LA23它与62PC线插槽上的地址线A0～A19（已锁存在地址锁存器上的地址信号）一起构成24位地址总线。数据总线数据线SD8～SD15

用于16位数据传送时传送高8位数据。它与62PC线插槽上的数据线D0～D7一起构成16位数据总线。高8位数据允许SBHE表示数据总线SD8～SD15传送的是高位字节数据。存储器16位片选M16表示当前是16位存储器数据传送。信号由扩展插件板发送给系统板。I／O16位片选IO16表示当前是16位片选I／O数据传送。信号由扩展插件板发送给系统板。控制总线存储器读写MEMRMEMW作用同62PC线插槽上的对应信号，但这两个选通线对全部存储空间都有效。主控信号MASTERI／O通道上的微处理器发出的主控信号，该信号和

DRQ信号一起使用，使CPU处于高阻态，从而实现对系统的控制，直至MASTER无效为止。中断请求IRQ10～IRQ12IRQ14～IRQ15是边沿触发且是三态门驱动。与PC总线插槽上的6根中断请求输入线合在一起，ISA总线一共可管理11级中断。DMA请求DRQ0、DRQ5

～DRQ7由外设和

I／O通道上的微处理器所驱动的异步通道请求信号。与PC总线插槽上的3根DMA请求输入线合在一起，ISA总线一共有7个DMA请求信号。DMA响应DACK0、DACK5～DACK7与DMA请求信号DRQ0、DRQ5

、DRQ6、DRQ7

信号相对应共有4根DMA响应信号电源线＋5V、GND在ISA总线36芯插槽中还有＋5V、GND两个电源线引脚8.4.4PCI总线1、PCI总线系统的结构CPUPCI桥路存储器控制器器存储器Cache控制器cachePCI设备PCI桥路标准总线桥路I/O设备接口插卡I/O设备ISAEISAPCI设备PCI桥PCI总线1PCI总线2PCI总线3图8-19

PCI总线系统的结构2、PCI总线的主要特点（1）高性能（2）低成本1)用于连接PCI总线的管脚数很少，以及PCI扩展卡的外形尺寸较短，因此节省了PCB板和元件的费用。2)不需要开发与PCI总线扩展卡相关的支持或缓冲芯片，从而降低了板级费用。3)由于PCI总线扩展卡通用性强，可以实现大批量生产，降低生产成本。4)

PCI总线支持自动配置功能，可节省系统集成的时间，间接降低系统研制与装配费用。（3）自动配置参数，使用方便（4）灵活性和兼容性好3、PCI总线的主要信号必备的PCI总线信号线包括地址和数据信号、接口控制信号、错误报告信号、仲裁信号和系统信号。可选的PCI总线信号线包括64位总线扩展信号、接口控制信号、中断信号、Cache支持信号和边界扫描信号。PCI总线设备PARFRAMETRDYIRDYSTOPDEVSELYIDSELPERRSERRREQGNTCLKRST地址与数据线接口控制线错误数据线仲裁线(只有主设备有)系统信号线PAR64REQ64ACK64LOCKINTAINTBINTCINTDSDONETDITCKTMSWSBOTDOTRST64位总线扩展线数据线接口控制线中断线Cache支持线JTAG/边界扫描信号线必备的可选的图8-20

PCI总线主要信号表8-4PCI总线必备引脚类型引脚名称符

号作

用地址和数据总线地址和数据线AD[31::0]一个PCI总线传输周期包含了一个地址信号期和接着的一个（或无限个）数据期。PCI总线支持突发读写功能。在FRAME有