中北大学,韩炎,数电2

概述第

2章逻辑门电路TTL集成逻辑门CMOS集成逻辑门集成逻辑门的应用本章小结最简单的与、或、非门电路主要要求：

理解二极管、三极管的开关特性。

掌握二极管、三极管开关工作的条件。2.1二极管和三极管的开关特性高电平和低电平为某规定范围的电位值，而非一固定值。

高电平信号是多大的信号？低电平信号又是多大的信号？10高电平低电平01高电平低电平正逻辑体制负逻辑体制由门电路种类等决定高电平和低电平的含义2.2.1半导体二极管的开关特性2.2最简单的与、或、非门电路图2.2.2二极管与门返回真值表逻辑电平ABY001101010001A/VB/VY/V003303030.70.70.73.72.2.2二极管与门2.2.3二极管或门图2.2.3二极管或门返回逻辑电平A/VB/VY/V0033030302.32.32.3真值表ABY001101010111缺点：输出电平发生偏移三极管为什么能用作开关？

怎样控制它的开和关？当输入uI为低电平，使

uBE<Uth时，三极管截止。

iB0，iC0，C、E间相当于开关断开。

三极管关断的条件和等效电路IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS负载线临界饱和线

饱和区放大区一、三极管的开关作用及其条件

截止区uBE<UthBEC三极管截止状态等效电路uI=UILuBE+-Uth为门限电压2.2.2半导体三极管的开关特性IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS临界饱和线

饱和区放大区一、三极管的开关作用及其条件

uI增大使

iB增大，从而工作点上移，iC增大，uCE减小。截止区uBE<UthBEC三极管截止状态等效电路S为放大和饱和的交界点，这时的iB称临界饱和基极电流，用IB(sat)表示；相应地，IC(sat)为临界饱和集电极电流；UBE(sat)为饱和基极电压；

UCE(sat)为饱和集电极电压。临界饱和点三极管仍然具有放大作用。

uI增大使uBE>Uth时，三极管开始导通，iB>0，三极管工作于放大导通状态。IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS临界饱和线

饱和区放大区一、三极管的开关作用及其条件

截止区uBE<UthBEC三极管截止状态等效电路uI=UIH三极管开通的条件和等效电路当输入

uI为高电平，使iB≥

IB(sat)时，三极管饱和。

uBE+-uBE

UCE(sat)0.3V0，C、E间相当于开关合上。

iB≥

IB(sat)BEUBE(sat)CUCE(sat)三极管饱和状态等效电路[例]下图电路中=50,UBE(on)=0.7V,UIH=3.6V,UIL=0.3V,为使三极管开关工作,试选择

RB值,并对应输入波形画出输出波形。解：(1)根据开关工作条件确定

RB取值uI=UIL=0.3V时,三极管满足截止条件uI=UIH=3.6V时,为使三极管饱和,应满足

iB>IB(sat)因为iB=IHB-0.7VUR所以求得RB<29k。OuItUIHUIL+5V(2)

对应输入波形画出输出波形OuItUIHUIL可见，该电路在输入低电平时输出高电平，输入高电平时输出低电平，因此构成三极管非门。由于输出信号与输入信号反相，故又称三极管反相器。三极管截止时，iC0，uO+5V三极管饱和时，uO

UCE(sat)0.3VOuO/Vt50.3二极管与门二极管或门三极管非门+5V主要要求：

了解TTL非门的组成和工作原理。了解TTL集成逻辑门的主要参数和使用常识。2.3

TTL集成逻辑门

掌握TTL基本门的逻辑功能和主要外特性。了解集电极开路门和三态门的逻辑功能和应用。V1V2V3V5V62.4.1TTL反相器的电路结构和工作原理

一、电路结构输入级主要由三极管T1、基极电阻R1和钳位二极管D1组成。

D1

为输入钳位二极管，用以抑制输入端出现的负极性干扰。正常信号输入时，D1

不工作，当输入的负极性干扰电压大于二极管导通电压时，二极管导通，输入端负电压被钳在-0.7V上，这不但抑制了输入端的负极性干扰，对T1还有保护作用。中间级由T2、R2、R3组成。

T2的集电极C2和发射极E2同时输出两个逻辑电平相反的信号，分别驱动T4和T5。输出级由T4、D2、R4和T5组成。其中T4

与T5构成推拉式输出结构，提高了负载能力。

输入端为低电平时，输出高电平。输入低电平端对应的发射结导通，uB1=0.7V+0.3V=1V这时T2、T5截止。T2截止使uC2

VCC=5V，则T4、D2导通因此，输入有低电平时，输出为高电平。二、TTL反相器的工作原理（设输入VIH=3.6V，VIL=0.3V）

电流方向:流出输出端因此，T1发射结反偏而集电极正偏，称处于倒置放大状态。电流放大系数很小。

输入为高电平时，输出低电平

VCC经

R1使

T1集电结和

T2、T5发射结导通，使uB1=2.1V。对于T2，IB2较大，足以使T2饱和导通。

uC2=UCE2(sat)+uBE5=0.3V+0.7V=1V由于D2存在，不足以使T4导通，T4

截止

因此，输入均为高电平时，输出为低电平。综上所述,该电路实现了非逻辑功能,即uo

=UCE5(sat)0.3V

输出为低电平电流方向:流入输出端D2截止使T5的等效集电极电阻很大，使IB5>>IB5(sat)，因此V5深度饱和。截止区线性区转折区饱和区UI<0.6,设Uces1=0.1V，则Uc1<0.7V，T2,T5截止，T4导通1.3=<

UI<1.4,T2,T5导通，T4截止，输出急剧下降为低电平。0.6=<UI<1.3,0.7=<Uc1<1.4VT2导通,T5截止，T2工作在放大区，随着UI的升高，UC2和Uo线性下降UI继续升高，输出不再变化三、电压传输特性及相关参数输出高电平UOH电压传输特性曲线截止区的输出电压称为输出高电平，其典型值是3.6V；

输出低电平UOL电压传输特性曲线饱和区的输出电压称为输出低电平，其典型值是0.3V；

返回

开门电平UON在保证输出为额定低电平的条件下，允许的最小输入高电平的数值，称为开门电平UON。

关门电平UOFF在保证输出为额定高电平的条件下，允许的最大输入低电平的数值，称为关门电平UOFF。

UOFFUON

阈值电压UTH

电压传输特性曲线转折区中点所对应的uI值称为阈值电压UTH（又称门槛电平）。通常UTH≈1.4V。背景：在实际应用时，由于外界、电源波动干扰等原因，可能使输入电压偏离规定值。输入电压的偏离会对输出造成什么影响？输入端噪声容限噪声容限越大，抗干扰能力越强。在保证输出高、低电平基本不变(或者说变化的大小不超过允许限度)的条件下，输入电平的允许波动范围称为输入端噪声容限。

指输入低电平时，允许的最大正向噪声电压。UNL=UIL(max)–UOL(max)

指输入高电平时，允许的最大负向噪声电压。UNH=UOH(min)–UIH(min)

输入高电平噪声容限UNH输入低电平噪声容限UNL研究输入电流随输入电压变化的特性2.4.2、输入特性1、输入伏安特性与相关参数返回a）vi〈0.6V时，VT2、VT4截止，输入电流随着输入电压vi的增加而增加。Vi=0V时此时输入端流出的电流称为输入短路电流。输入低电平时的输入电流称为低电平输入电流IIL，近似分析时可用IIS替代。vi≤﹣0.7V时，输入端二极管导通使II数值急剧增大特殊点b）vi接近0.7V时，uB1接近1.4V，T2导通，T5截止，T1管集电结支路的分流作用很小，所以输入电流的数值随输入电压的增大还是减小的趋势。c）vi增大到阈值电压UT时，T2导通，T5导通，输入电流由负转正，当输入电压大于阈值电压以后，输入电流方向转为正方向，基本上保持一恒定值不变。当ui=3.6V时的输入电流叫做输入高电平电流，也叫做输入漏电流，约为40uA。二.

输入负载特性

背景：当用TTL非门组成一些较复杂的逻辑电路时，有时需要在信号与输入端或输入端与地之间接一电阻。有电流流过RI，必然产生电压降，将vi随RI的变化而变化的关系曲线叫做门电路的输入负载特性。a）输入电流流过RI必然会产生压降，进而形成输入端电位。在满足RI<<R1条件下，URI与RI之间近似线性关系≤

b）

vi上升到1.4以后，T2

、T5管开始导通，UB1被钳位在2.1V,此后vi不再随RI的增大而增大。此时特性曲线趋于vi=1.4V的一条水平线。考虑？输入端加入电阻后还能否保证实现正常的逻辑关系？关门电阻ROFF——在保证门电路输出为额定高电平的条件下，所允许RI

的最大值称为关门电阻。≤

开门电阻RON——在保证门电路输出为额定低电平的条件下，所允许RI

的最小值称为开门电阻。

输入端悬空或接地相当于什么？输出特性

输出电压随输出电流的变化而变化的曲线a）输出低电平时的输出特性T5深度饱和，其导通电阻很小，UoL=iL·rce5，UoL随着iL的增加而增大。此时负载电流流入门电路，称为灌电流负载。TTL反相器低电平输出特性TTL反相器输出低电平时的输出特性如下所示。

iL增大到使UOL超过UOLmax时，驱动门的逻辑关系就出错了。b）输出高电平时的输出特性当IL增大时，UCES4基本不变，但UR4仍随着IL增大而增大。因此UOH随IL增加而线性下降。此时负载电流从门电路流向负载，称为拉电流负载。扇出系数扇出系数N是指门电路能够驱动同类门的数量。计算：①输出为高电平时，可以驱动同类门的数目N1=IOH/IIH；②输出为低电平时，可以驱动同类门的数目N2=IOL/IIL；③扇出系数＝min（N1，N2）。高电平输出电流输出高电平时，提供给外接负载的最大输出电流IOH

，超过此值会使输出高电平下降。低电平输出电流输出低电平时，提供给外接负载的最大输出电流IOL

，超过此值会使输出低电平上升。返回图2.4.20TTL与非门电路2.4.4其他类型的TTL门电路一、其他逻辑功能的门电路1.与非门与反相器的区别：输入端改成了多发射极三极管。图多发射极三极管返回图2.4.22TTL或非门电路2.或非门图2.4.23TTL与或非门3.TTL与或非TTL系列74

FAM

nn前缀系列助记符功能数字

74S(SchottkyTTL):肖特基TTL系列，比普通74系列速度高，但功耗大。

74LS(Low-powerSchottkyTTL):低功耗肖特基TTL系列，比普通74系列速度高，功耗只有其1/5。

74AS(AdvancedSchottkyTTL):改进型肖特基TTL系列，比普通肖特基系列速度高一倍，功耗相同。

74ALS(AdvancedLow-powerSchottkyTTL):改进型低功耗肖特基TTL系列，比74LS系列的功耗低、速度快。74F(FastTTL):高速肖特基TTL系列，功耗、速度介于74AS和74ALS之间。54、54H、54S、54LS系列54系列与74系列的比较相同之处：完全相同的电路结构和电器性能参数.不同之处：54系列的工作温度范围更宽，电源允许的工作范围更大。

74工作环境温度0—70电源工作范围5V±5%

54工作环境温度-55—120电源工作范围5V±10%实物图片

不同系列TTL中，器件型号后面几位数字相同时，通常逻辑功能、外型尺寸、外引线排列都相同。但工作速度(平均传输延迟时间tpd)和平均功耗不同。实际使用时，高速门电路可以替换低速的；反之则不行。

例如CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00xx74xx00引脚图双列直插

14引脚四

2

输入与非门图2.4.25推拉式输出级并联的情况返回二、集电极开路的门电路（OC门）1、问题的提出输出端能否并接使用？2、原因当一个门输出高电平，一个门输出低电平时，产生较大电流。一方面会使导通门输出低电平抬高，造成逻辑错误；另一方面，会因功耗过大烧坏管子。图2.4.26集电极开路与非门的电路和图形符号返回3、怎么办---集电极开路门（OC门）使用注意事项：必须外接负载电阻和电源图2.4.27OC门输出并联的接法及逻辑图返回4、多个OC门连接输出端可直接连接了吗只要电阻阻值的数值选择得当，就能做到既保证输出的高、低电平符合要求，输出端三极管的负载电流又不过大

为了使线与输出的高低电平值满足所在数字系统的要求，对外接电阻的阻值需要进行粗略的计算。其值与开路门的个数、所接负载门的输入端数、负载门的个数以及线与输出的状态有关。5、外接负载电阻的计算

计算方法：先求出线与输出高电平时负载电阻的最大值和输出低电平时负载电阻的最小值，然后在两个极限值之间选择一个适合的标称值的电阻作为负载电阻。图2.4.28计算OC门负载电阻最大值的工作状态返回每个OC门输出为高电平。为保证高电平不低于规定的高电平，RL不能选的太大。(1)、负载电阻的最大值m:与非门输入端数IOH:每个OC门输出高电平流入驱动管V5的漏电流IIH:负载门输入为高电平时流入每个输入端的漏电流图2.4.29计算OC门负载电阻最小值的工作状态返回当OC门中只有一个导通时，负载电流全部流入导通的OC门，RL值不可太小，以确保流入导通的OC门的电流不致超过最大允许的负载电流IOM。(2)、负载电阻的最小值线与逻辑输出为低电平m’:负载门个数IIOL:导通OC门允许流入的电流最大值VOL:OC门线与输出低电平时所允许的最大值相当于与门作用。因为Y1、Y2中有低电平时，Y为低电平；只有

Y1、Y2均为高电平时，Y才为高电平，故Y=Y1·Y2。5.应用

(1)

实现线与两个或多个OC门的输出端直接相连，相当于将这些输出信号相与，称为线与。

只有OC门才能实现线与。普通TTL门输出端不能并联，否则可能损坏器件。注意TTLCMOSRLVDD+5V(2)实现电平转换

TTL与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用OC门就可以适应负载门对电平的要求。

OC门的UOL0.3V，UOH

VDD，正好符合CMOS电路UIH

VDD，UIL0的要求。

VDDRL(3)驱动显示器和继电器等[例]下图为用

OC门驱动发光二极管LED的显示电路。已知LED的正向导通压降UF=2V，正向工作电流

IF=10mA，为保证电路正常工作，试确定RC的值。解：为保证电路正常工作，应满足因此RC=270

分析：该电路只有在输出uO为低电平时，LED才导通发光；否则LED中无电流流通，不发光。要使LED发光，应满足

IRc

IF=10mA。图2.4.31三态输出门的电路图和图形符号

（a）控制端高电平有效（b）控制端低电平有效返回三、三态输出门电路（TS门）在普通门电路的基础上附加控制电路而构成的。当EN=0时，Y=AB，三态门处于工作态；当EN=1时，三态门输出呈现高阻态，又称禁止态。当EN=1时，Y=AB，三态门处于工作态；当EN=0时，三态门输出呈现高阻态，又称禁止态。返回任何时刻EN1、EN2、

EN3中只能有一个为有效电平，使相应三态门工作，而其他三态输出门处于高阻状态，从而实现了总线的复用。总线(1)构成单向总线返回DIDO/DIDO00高阻态工作DI

EN=0时，总线上的数据DI经反相后在G2输出端输出。(2)构成双向总线DIDO/DIDO11工作DO高阻态

EN=1时，数据DO经G1反相后传送到总线上。DIDO/DIDO11工作DO高阻态

EN=1时，数据DO经G1反相后传送到总线上。DIDO/DIDOTTL门电路的使用规则1、对电源的要求对电源要求较严格，当电源电压超过5.5V时，将损坏器件；若电源电压低于4.5V时，器件逻辑功能将不正常。因此，在以TTL门电路为基本器件的系统中，电源电压应满足（5±0.5）V。2、多余输入端的处理与门和与非门的多余输入端接逻辑

1或者与有用输入端并接。接

VCC通过

1~10k电阻接

VCC与有用输入端并接

TTL电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。或门和或非门的多余输入端接逻辑

0或者与有用输入端并接3、对输出端的要求TTL集成门电路的输出端不允许直接接地或接+5V电源，否则将导致器件损坏；TTL集成门电路的输出端不允许直接并联使用（集电极开路门和三态门除外），否则将导致器件损坏；[例]欲用下列电路实现非运算，试改错。

解：OC门输出端需外接上拉电阻RCY=1Y=02.6CMOS门电路复习内容N沟道增强型P沟道增强型逻辑符号进入可变电阻区的条件进入截止区的条件UGS（TH）>0UGS>UGS(TH)UGS(TH)<0UGS<UGS(TH)UGS<UGS(TH)UGS>UGS(TH)AuIYuOVDDSGDDGSBVPVNBAuIYuOVDDSGDDGSBVPVNB增强型NMOS管(驱动管)增强型PMOS管(负载管)构成互补对称结构(一)电路基本结构要求VDD>UGS(th)N

+｜UGS(th)P｜且UGS(th)N

=｜UGS(th)P｜

UGS(th)N增强型NMOS管开启电压uGSN+-增强型PMOS管开启电压uGSP+-UGS(th)P2.6.1CMOS反相器的工作原理AuIYuOVDDSGDDGSVP衬底BVN衬底B可见该电路构成CMOS非门，又称CMOS反相器。◎输入为低电平，UIL=0V时，uGSN=0V<UGS(th)N

，UIL=0V截止uGSN+-VN截止，VP导通，导通uGSP+-uO

VDD为高电平。AuIYuOVDDSGDDGSVP衬底BVN衬底B截止uGSP+-导通uGSN+-◎输入为高电平UIH=VDD时，uGSN=VDD>UGS(th)N

,VN导通，VP截止，◎输入为低电平UIL=0V时，uGSN=0V<UGS(th)N

，VN截止，VP导通，uOVDD

,为高电平。UIH=

VDDuO

0V，为低电平。二、CMOS传输门传输门可以传输0~VDD之间的任何信号。注意C、C为互补控制信号由一对参数对称一致的增强型NMOS管和PMOS管并联构成。PMOSCuI/uOVDDCMOS传输门电路结构uO/uIVPCNMOSVN工作原理

MOS管的漏极和源极结构对称，可互换使用，因此CMOS传输门的输出端和输入端也可互换。uOuIuIuO当C=0V，uI=0~VDD时，VN、VP

均截止，输出与输入之间呈现高电阻，相当于开关断开。

uI不能传输到输出端，称传输门关闭。CC当C=VDD，uI=0~VDD时，VN、VP中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。

uO=uI，称传输门开通。

C=1，C=0时，传输门开通，uO=uI；

C=0，C=1时，传输门关闭，信号不能传输。CMOS传输门结构PMOSCuI/uOVDDCMOS传输门电路结构uO/uIVPCNMOSVN传输门是一个理想的双向开关，可传输模拟信号，也可传输数字信号。TGuI/uOuO/uICC传输门逻辑符号

TG即

TransmissionGate的缩写YABuOuIVDD1漏极开路的CMOS与非门电路三、漏极开路的

CMOS门简称OD门Y

=

AB构成与门构成输出端开路的非门需外接上拉电阻RD功能：1、可以实现线与；2、可以实现电平转换；3、具有较强的带负载能力。图2.6.28CMOS三态门电路结构之一返回五、三态输出的CMOS门电路1、反相器上增加一对P沟道和N沟道的MOS管组成。当EN=0时，T1’、T2’导通，反相器正常工作当EN=1时，T1’、T2’截止，输出呈现高阻态。图2.6.29CMOS三态门电路结构之二

（a）用或非门控制（b）用与非门控制返回2、在反相器的基础上增加一个控制管和一个与非门或者或非门而形成。图2.6.30CMOS三态门电路结构之三返回3、在反相器的输出端串进一个CMOS模拟开关，作为输出状态的控制开关。2.6.5、CMOS数字集成电路应用要点

(一)