测控系统通信与网络课件-5

测控系统通信与网络主讲：武汉大学电子信息学院王泉德第五章标准总线通信一、总线、总线标准及标准总线

总线是连接一个或多个部件的一组电缆的总称，通常包括地址总线、数据总线和控制总线。依应用的场合总线可分为：片内总线片间总线模板总线并行外总线与串行外总线

总线标准与标准总线

总线标准：总线的机械规程、电气规程、功能规程和过程规程；标准总线：受到国际组织承认、推荐，为许多国家、行业、用户所公认的总线两者的区别与联系二、开放型系统OEM系统

OEM产品OEM模板1、总线母板与总线插座

2、总线标准的确定

总线标准对总线作了一系列关于互连、交换信息、协调工作的规定，包括：信号线的根数及引线名称机械规程：规定总线插座的机械尺寸、引脚编号、排列位置以及模板的外形尺寸电气规程：规定了引线信号的静电电平及负载性能逻辑功能及过程特性：引线的逻辑功能及时序关系模板硬件设计就是以选定的标准总线为基准，根据模板的功能要求，选择适当的芯片，经过尽可能简单的逻辑变换，把信号变换为符合标准总线的规定，经可控开关连接到总线插头上，模板硬件设计的核心就是设计总线接口。

3、总线仲裁

采用支持多微机的Multibus，STD，S-100标准内总线，可以构建开放型多微机系统。开放型多微机系统中有主、从两类模板：1）主模板：含有CPU，具有总线控制权。有两种主模板：普通主模板:它不参加总线使用权的竞争，用于开放型单微机系统；多主模板:参加总线竞争，用于构造开放型多微机系统。

2）从模板：不具有总线控制权，不参加总线使用权的竞争。有两种从模板：普通从模板：不含微处理器；智能从模板：含微处理器，负责板内控制，不参加总线竞争。开放型多微机系统由多主模板管理总线的使用权，多主模板配置有总线仲裁机制，有两台或者两台以上多主模板要求使用总线时把总线使用权分配给某一多主模板，以避免冲突。

（1）多主模板中的总线仲裁机制

总线控制器与总线仲裁器用8218/8219，8288/8289充当，也可用可编程列阵PAL开发而成总线仲裁器可以对总线缓冲器（总线控制器中）、数据线缓冲器、地址线缓冲器中三态门的通断进行控制当某一多主模板在总线竞争中取得优先权时，该多主模板中的CPU占据标准内总线；其它多主模板各缓冲器三态门切断（呈高阻态），其CPU与标准内总线隔离。（2）总线判优方法

开放型多微机系统中每块多主模板中都有总线仲裁器，各个多主模板的优先权高低由所有多主模板按照总线判优方法共同决定。串行判优法：将一块多主模板的总线优先权输出PO串接到另一块多主模板的总线优先权输入PI，形成一个菊花链。优先级最高

优先级最低

PI端为低电平时，才可以请求使用总线取得总线控制权的多主模板PO端变为高电平，右端各多主模块的PI、PO也都变为高电平，不能请求使用总线。这样一来，菊花链中取得总线控制权的多主模块右侧各多主模块都无法再请求总线。取得总线控制权的多主模板置总线忙BUSY＝1，使用完总先后置BUSY＝0。由于使用总线期间BUSY＝1，将屏蔽优先权更高的多主模板的总线请求。串行判优法，菊花链上多主模板的数目一般不得超过4块并行判优法：

在每个多主模板之外再加上一个公用的优先权编码译码电路实现判优。74148的8个输入端中有一个为低电平，就会有一组相应编码从A0-A2端口输出。如果在输入端同时有多个输入，则A0-A2的输出编码与编号最大的输入相对应A0-A2信号经译码芯片74138解码得到唯一输出，控制各多主模板与总线的导通状态，只允许一个多主模板使用总线，从而完成仲裁取得总线控制权的多主模板置BUSY＝1，屏蔽总线使用期间其他多主模板的总线请求并行判优法比串行判优法速度快，而且可判优的多主模板数不受限制

循环判优法：

采用类似于并行判优法的编码译码结构形式，动态分配多主模板的优先权，各多主模板的优先权不再按输入编号固定不变，而是按时间周期轮转，使每块多主模板取得最高优先权的机会均等。

优先权编码解码电路比较复杂，在标准总线开放型多微机系统中使用较少。三、MultiBus标准总线

Multibus总线又称多总线，它是Intel公司生产iSBC系列产品使用的模板总线。

1977年公开发表，以后为IEEE协会确认并定名为IEEE796总线标准，并作为标准内总线加以推荐。被公认是至今设计最好的、考虑得最周全的微机内总线标准。

Multibus采用两级总线结构。在模板内部使用局部总线，在各模板之间通过Multibus总线互连。由于大部分数据交换是通过局部总线进行，因而Multibus总线占有率仅在10%左右，便于Multibus总线更好地支持多微处理机系统。

Multibus总线在抗串扰、电磁兼容性方面表现良好，在世界范围内获得了广泛应用，它是一种很有发展前途的总线标准，在工业控制与智能仪表中有着广泛应用。

1、Multibus总线的信号及定义

Multibus总线标准规定模板尺寸为12英寸5.95英寸，模板上带有P1，P2两个边缘插头，可与总线插座相连：P1为主插头，有86个引脚，每个引脚都有明确定义；P2为辅助插头，有60个引脚。P2上已定义的引脚用来在电源故障时，控制自动切换电池。

P1插头的86个信号线可分为6类，即地址线、数据线、信息传送协议线、总线仲裁线、中断控制线及共用线

（1）地址线（22根）ADR0-ADR13：传送被访问的存储单元及I/O端口的地址对8位微处理器：ADR0-ADRF对存储单元寻址，ADR0-ADR7对I/O端口进行寻址；对16位微处理器：ADR0-ADR13对存储单元寻址，ADR0-ADRB对I/O端口进行寻址INH1和INH2：地址禁止线当INH1=0时，将禁止RAM响应地址总线上的存储单元地址，而允许ROM响应地址总线上的存储单元地址，即让ROM“压倒”RAM；当INH2=0时，将禁止ROM响应地址总线上的存储单元地址，而允许RAM响应地址总线上的存储单元地址，即让RAM“压倒”ROM。

（2）数据线（17根）DAT0-DATF：16根数据线在8位系统中，传数据使用DAT0~DAT7在16位系统中，可用DAT0－DATF16条数据线传送数据，一次传送一个字；也可用DAT0~DAT78条数据线传送数据，一次传送一个字节。BHEN：数据位选择线。BHEN=0，16位数据线一起使用，按字使用，一次传输16位；BHEN=1，只启动8根数据线DAT0-DAT7，按字节传送。DAT0-DAT7上是高8位还是低8位取决于ADR0。当ADR0=0，则DAT0-DAT7上高为8位，当ADR0=1，则为低8位。

（3）信息传送协议线（5根）在主模板向从模板（如存储器模板、I/O模板等）传送信息时，利用这五条线实现双方信息传送协议MRDC：存储器读命令线。MWTC：存储器写命令线。IORC：I/O读命令线。IOWC：I/O写命令线。XACK：传送应答信号线。

（4）中断控制线（9根）INT0-INT7：并行中断请求线，由并行中断优先权排队处理。INT0具有最高优先权，INT7而具有最低优先权。，INTA：主模板对中断请求的响应线。（5）总线仲裁线（6根）：用以支持多微处理器系统BCLK：总线时钟。用于各多主模板总线仲裁器同步，与微处理器的时钟不同步。BPRN：总线优先级输入线。为低电平时，表示当前没有更高优先级主模板请求总线。BPRO：总线优先级输出线。用于菊花链连接，当本主模板请求总线或者菊花链中本主模板左侧主模板请求总线时，它均为1。BUSY：总线忙。BUSY=0时，表明总线正在使用中，禁止其它多主模板获得总线控制权。BERQ：总线请求。BERQ＝0时，表示该主模板请求使用总线。该线用于总线的并行判优。CBRQ：公共请求。只要有一块多主模板请求总线，它就变为有效。用此信号线通知当前正在使用总线的多主模板，若CBRQ为0，表示现在还有其它多主模板请求总线，请用完后立即释放。若CBRQ为1，表示现在没有多主模板请求总线，现在正使用总线的多主模板用完总线后不要释放，以减少无意义的总线使用权交换。（6）公共线（26根）地线：8根；电源线：14根；保留线：2根；INIT：初始启动；CCLK：固定时钟。2、数据传送过程

Multibus总线采用异步方式实现总线握手，可兼容各种不同速度的设备。（1）读操作过程

（2）写操作过程

3、禁止操作过程

禁止操作的目的是允许RAM，ROM及按存储器编址的I/O端口拥有相同的存储器地址。禁止信号由一个存储从模板产生，去禁止另一个从模板的总线动作。禁止源发出的禁止信号产生于其存储器地址线的译码。

当被禁止从模板检测到该禁止信号后，就将自己的数据线、地址线和响应线上的缓冲驱动器关闭，以确保禁止源从模板的访问

4、中断操作过程

Multibus总线中断的方式有两种：（1）非总线向量中断：中断向量地址由主模板上的中断控制器产生，并通过主模板内的局部总线传送给CPU；中断源来自其它模板，也可来自主模板的内部；中断处理：中断源通过Multibus总线上的中断请求线INT0-INT7向主模板CPU发出中断请求，主模板则根据优先级高低响应中断。（2）总线向量中断：中断向量地址由从模板产生并经过Multibus总线的数据线传送给主模板；中断源来自其它模板；中断处理：1）一个或一个以上的中断请求时，主模板就产生一个中断请求的响应信号INTA用以冻结中断状态；2）主模板启动中断判优逻辑，把判优结果即高优先级的中断请求者的地址放在Multibus的地址线上，以选中该从模板；3）主模板发出第二个响应信号INTA，使被选中的从模板的中断控制逻辑向Multibus的数据线发送中断向量地址；4）主模板使用接收到的中断向量转入中断服务程序；5）中断向量为双字节，可发出第三个响应信号INTA，以获取中断向量的另外一个字节。

5、总线仲裁操作

设置总线仲裁器同步时钟，各个多主模板内的总线仲裁器同步运行完成总线仲裁。（1）串行判优串行判优时序

可判优的模板数量满足：

（2）并行判优

由74LSl48编码器与8205三八译码器组成优先权编码译码电路

并行判优时序

并行判优中延时主要由74LSl48与8205的编码译码引起，确保时钟周期结束前22ns把BPRN信号送到获得总线使用权的主模板可接入的多主模板数目基本比串行判优法多Multibus总线标准总线通信小结四、STD总线

STD总线是由美国的Pro-Log公司提出，经Pro-Log公司与Mostek公司共同发展起来的一种工业微型计算机系统的总线标准。

1978年12月正式公布，1985年2月被IEEE协会接受为并行内总线标准，称为IEEE-P961，并作为标准总线给予推荐。

STD总线是一种适合工业现场控制与监测用的微机的总线标准，特别适合用来组建小型自动控制系统。1、STD总线的特点

在STD信号线排列规范中，把电源线与地线紧靠在一起排列，置于模板及插座的两边，便于减小阻抗、蔽隔杂散噪声干扰；STD总线标准采用地址线与数据线复用技术，可以适应8位、16位多种微处理器，系统地址空间最高可达16MB。许多类型的微处理器引脚信号经过简单逻辑变换就可以与STD总线接口，总线接口简单可靠；STD总线上设置有±5V、±12V等多种等级的电源线，可以给多种类型的模板提供电源，特别适合于高精度模拟量输入输出电路；

STD总线只含56根信号线，总线上各信号有明确的时序关系，与其它总线标准相比，STD相对比较简单易学，容易掌握，应用面广；STD总线标准支持多微处理机系统；STD总线标准规定采用小型功能模板，每块模板的几何尺寸比较小，适用于存在机械振动的场合，且组织系统灵活。由于功能模板小，模板功能比较单一，在模板印刷板电路的设计中其电磁兼容性可达到较高水准，抗干扰能力强；

抗干扰防振动抑噪声接口简单支持多微处理器

STD信号线分为数据总线、地址总线、控制总线、逻辑电源线、辅助电源线。（1）

数据总线(16根)

数据线为引脚7~14，加上8条地址线/数据线复用线16，18，20，22，24，26，28，30，共有16根数据总线，支持16位微处理器。（2）

地址总线(24根)

地址线为引脚15-30，加上7~14引脚的数据线/地址线复用线，共24根，最大寻址空间高达16MB。2、STD总线的信号定义

（3）

逻辑电源总线(6根)

引脚1~6为逻辑电源总线。其中(1，2)为±5V电源线，(3，4)为地线。可以合并使用，以减小阻抗，接较大负载。(5，6)为两用端，可用来提供-5V逻辑偏压或者接电池电源及备用电源。（4）

辅助电源总线(4根)

引脚53~56为辅助电源总线。它提供两根地线及±12V电源。辅助电源向模拟通道功能模板供电。（5）控制总线(22根)：按功能可分为五组。

1)

存储器与I/O端口读写控制线(6根)WR：写控制线；RD：读控制线。IORQ：I/O请求：有效时地址线上为I/O端口地址。MEMRQ：存储器请求：有效时表示地址线上为存储单元的地址。IOEXP：I/O扩展：存储器扩展。用于扩展地址范围。当这两条线中某一条有效时，可以将另外一些信号线理解为地址线从而扩大地址范围，或者表示这时被访问的不是原来对应的存储区，而是访问一特殊区。

2)

外设定时控制线（4根）

STD总线适用于任何类型的8位/16位微处理器。STD总线中有4根外设定时控制线，使总线上微处理器与外设内的微处理器协调工作。REFRESH：刷新信号。用于动态存储器刷新。在无刷新的系统中，该信号可以是任一专用存储器的控制信号。在只有静态存储器的系统中；该信号也可不用。它由现行主模板或分立的控制模板产生。MCSYNC：机器周期同步信号。在微处理机的每一机器周期中出现一次，表明一个机器周期的开始。它由现行主模板产生。STATUS0：状态控制信号0。它由现行主模板产生，向外设提供辅助时序信号。STATUS1：状态控制信号1。它由现行主模板产生，向外设提供辅助时序信号。该信号有效表示指令的提取。

3)

中断及总线控制线(6根)控制线支持多微处理机及DMA的总线仲裁，进行中断控制。BUSRQ：总线请求。由暂时主模板向永久主模板发出(经集电极/漏极开路门上总线)。BUSAK：总线应答。由永久主模板发出。INTRQ：中断请求。由STD总线系统中现时的其它模板产生，去请求中断(经集电极/漏极开路门上总线)。INTAK：中断响应。由现时主模板产生，表示该主模板已准备好响应中断。对矢量中断，申请中断的从模板在有效期间应把中断矢量放在数据线上。NMIRQ：不可屏蔽中断请求(经集电极/漏极开路门上总线)。它可由任何主模板和从模板产生。它是最高优先级中断。该中断请求不可屏蔽，将强迫主模板进入中断服务程序。但在响应时，主模板不理睬。WAITRQ：等待请求(经集电极/漏极开路门上总线)。可由任何主模板或从模板产生。它将使现行主模板暂停并保持当时操作状态和地址线上有效地址，这正好用于在机器周期中插入等待周期。用于半同步总线使慢速存储器及单步运行可正常进行操作。

4)

串行优先级链(菊花链)控制线(2根)串行优先级链控制线用于中断优先级排队及总线请求排队。

PCO：优先级输出。

PCI：优先级输入。按优先级高低，把优先级高的模板的PCO接优先级低的模板的PCI，由此形成菊花链。

5)

时钟及复位控制线(4根)SYSRESET：系统复位(经集电极/漏极开路门上总线)。在上电或按下复位按钮时将产生此信号，送到所有需要初始化的模板上去。

PBRESET：按钮复位(经集电极/漏极开路门上总线)。该信号可由任何模板上的按钮产生，作为系统复位的输入。

CLOCK：微处理机时钟信号。由永久主模板产生，作为系统时钟，用于系统同步。

CNTRL：辅助定时信号。可由任何模板产生，作为一种特殊定时时钟使用。该信号可以是时钟的整数倍。可以作为一个实时时钟，也可以作为微处理机的外接时钟。

（1）地址选择信号的产生

3、STD总线标准的时序特性

A0—A23，确定访问的具体地址表示扩展的存储器或者扩展的I/O地址空间区别是访问内存还是访问I/O端口

（2）读信号时序（从模板向主模板传递数据）

图5-13读信号时序图主模板确定的读取数据时间tAR；主模板确定的读数据建立时间tSRE

主模板决定的读数据访问时间tAREtAR=tARE—tSRE若从模板确定的读取数据时间t‘AR，则主从模板匹配条件为：tAR≥t'AR

（3）写信号时序（数据写入存储器或I/O端口）

写控制信号有效前，数据总线上的数据就应出现且稳定，并维持到写控制信号结束可用的数据建立时间tSWD可用的数据保持时间tHWD若存储器或I/O端口要求的写数据建立和保持时间分别为t‘SWD，存储器或I/O端口要求的写数据为t’HWD

，则数据正确写入条件为：tHWD≥t'HWD，tSWD≥t'SWD

（1）多中断源的串联判优4、STD中断优先权判别

中断请求时，封闭右端从模板的中断请求，置INTRQ有效，向主模板申请中断主模板响应从模板中断请求从模板将中断向量送数据总线，主模板读取中断向量，转相应的中断服务程序图5-17多中断源的并联判优

（2）多中断源的并联判优并行优先权编码译码由独立的功能模板完成主模板响应从模板中断请求各从模板发出的中断请求经并行优先权编码译码器后产生高优先权中断源的中断请求信号INTRQ送主模板编码译码器收到INTAK后，把优先权最高的中断源对应的中断向量通过数据总线送主模板，主模板根据中断向量转相应的中断服务程序理图5-18总线串行判优

STD总线支持多微处理机系统，一般采用主从结构

（1）总线串行判优

5、总线优先级的仲裁

BRQ：总线请求BAI：总线应答输入BAO：总线应答输出

从模板必需配置有优先逻辑单元，所有从模板的BAI和BAO串连成菊花链总线串行判优时序

设备请求总线向主模板请求总线主模板响应

请求取得总线控制权屏蔽总线请求

（2）

总线并行判优总线优先权编码译码器配置在单独的功能模板上BRQ：总线请求BAI：总线应答输入五、STD多微处理器系统

STD总线多微处理器系统是开放型系统，采用积木式方法进行组织，选用必要的功能模板，插入带系统母板的机架中即组成了STD总线系统的硬件，再装入必要的STD软件、编制应用软件即构成了STD应用系统，只要加插模板就可以方便地进行扩充。

1、STD常用功能模板(1)CPU模板(2)I/O扩展模板：包括显示器键盘模板，计数器/定时器模板，软盘控制器模板，打印机模板，优先权编码译码模板、EGA/键盘模板及各种通信模板；(3)存储器扩展模板：主要包括各种容量的动态RAM扩展模板，静态RAM扩展模板，EPROM扩展模板；(4)模拟量I/O模板，开关量I/O模板，数字量I/O模板；(5)系统母板及机箱机架：在用STD标准模板构造STD开放型系统时，把选择好的模板插在系统母板的总线插座上，把系统母板置于机箱机架上即可。STD产品系列提供可插接不同数量的系统母板，并提供配置有总线母板的机箱机架。(6)STD软件：STD产品系列提供了丰富的软件，如STD-DOS，STD-LIB，STD总线软件，STD专用软件，STD实用程序等。(7)其它：包括STD各种辅助模板、辅件、电源、电缆以及STD开发系统及编程器等2、STD多微机系统的通信机制

根据通信方法及通信结构，STD多微机系统的通信机制可以分为三类：采用SIO通信法的串行总线STD多微机系统；采用PIO通信法的主从PIO式STD多微机系统；采用公用总线共享存储区通信法的多主STD总线系统。

（1）串行总线STD多微机系统通信接口：（1）由串行接口芯片(SIO)如8251构成的功能模板；（2）由主模板上的串行通信接口构成（2）主从PIO式STD多微机系统

智能外设：带局部总线的微机子系统

I/O接口：STD总线标准与局部总线标准不同，I/O接口把STD总线标准信号变换为普通的并行I/O接口(PIO)信号，可以选用STD产品系列中的SBX-PIO型I/O连接器也可以采用带有8080微处理器、局部总线、双端口共享存储器的智能从模板，实现主模板与智能从模板之间的双端口共享存储区通信（3）多主STD总线系统前面的两种STD多微机系统中的每台微机自成一个完整的独立子系统，并不是真正的并行多微处理机系统，不适合于处理耦合程度高的任务。

多主微处理器模板研制成功，可构建多主STD总线系统后，STD总线标准才真正成为支持多微处理机的总线标准，多主STD系统才能够进行并行处理。多主CPU模板之所以可用来建立真正的并行多微处理机系统关键在于多主控制器，多主控制器是由可编程序阵