微机原理 第二章4

12023/2/5存储器地址分段

由于8086的地址总线是20位的，而CPU中的寄存器是16位的，这样20位地址无法用16位寄存器（只能寻址64KB）表示，因此采用地址分段方法，扩大寻址范围到1MB。程序员在编制程序时把存储器划分成段。段内地址16位,每个段的大小最大可达64KB； 实际可以根据需要来确定段大小，可以是1，100，1000，在64K范围内的任意字节数。

IBMPC机对段的起始地址有限制，即段不能从任意地址开始：各段起始地址的低4位二进制码必须为0，（能被16整除）。

2.1.48086的存储器编址和I/O编址第二章16位和32位微处理器22023/2/58086系统中存储器物理地址的计算方法第二章16位和32位微处理器32023/2/5物理地址：就是存储单元的实际地址编码，在1M字节存储器里，每个存储单元都有一个唯一的20位地址作为该存储单元的物理地址。

CPU访问存储器时，必须先确定所要访问的存储单元的物理地址才能取出（或存入）该单元中的内容。段地址：逻辑分段在主内存中的起始地址。偏移地址：就是指段内任意一个存储单元，其相对于段起始地址的偏移量，也称为有效地址EA，这是一个16位的地址。逻辑地址:

在处理器内部、程序员编程时采用的地址逻辑地址＝段地址∶偏移地址

20位物理地址形成：由16位段地址和16位偏移地址组成。某个存储单元可以有多个逻辑地址，但只有一个唯一的物理地址20位物理地址形成第二章16位和32位微处理器42023/2/5段寄存器和其他寄存器组合指向存储单元示意图归纳段寄存器和其他寄存器组合指向存储单元示意图如下：第二章16位和32位微处理器52023/2/5存储单元的内容：一个存储单元有效的信息。一个字存入存储器占有相继的二个单元：

低位字节存入低地址，高位字节存入高地址。字单元的地址采用它的低地址来表示。例：字单元:（0004H）=1234H,

字节单元:（0004H）=34H

同一个地址既可以看作字节单元地址，又可看作字单元地址，需要根据使用情况确定。字单元地址：可以是偶数也可以是奇数，第二章16位和32位微处理器62023/2/5字操作数存放在偶地址开始两个存储单元或两个I/O端口中：即操作数字的低8位——在偶地址单元或在偶地址端口； 操作数字的高8位——在奇地址单元或在奇地址端口。在一个总线周期内完成16位数据传送（通常4个时钟周期）讨论CPU和存储器或I/O端口之间传送数据方式：读/写偶地址字CPU低8位数据高8位数据高8位数据线低地址高地址奇地址偶地址内存低8位数据线对应的偶地址单元/偶地址端口—数据通过数据总线低8位传输。对应的奇地址单元/奇地址端口—数据通过数据总线高8位传输。需要一个总线周期第二章16位和32位微处理器72023/2/5字操作数存放在奇地址开始两个存储单元或两个I/O端口中

读/写奇地址字需要二个总线周期第二章16位和32位微处理器82023/2/5存储器中，有几个部分的用处是固定的：

①

00000～003FFH中断向量表②B0000H～B0F9FH单色显示缓冲区③B8000H～BBF3FH彩色显示缓冲区④FFFF0H～FFFFFH无条件转移指令系统加电复位时，会自动转到FFFF0H单元执行第二章16位和32位微处理器92023/2/58086的I/O编址

CPU要为每个I/O端口分配一个地址，它与存储器地址一样，具有唯一性。有两种编址方法：

1.存储器映象：将I/O端口地址置于1MB的存储器空间中，把它们看成是存储单元对待，端口操作灵活，但因其占用一些存储空间，影响速度。

2.独立编址：有专门输入输出指令对其操作，将地址总线的低16位作端口地址，高4位为0。第二章16位和32位微处理器102023/2/51.8086CPU工作在总线请求方式时，会让出

d。A）地址总线B）数据总线C）地址和数据总线D）地址、数据和控制总线中断向量就是中断服务子程序的入口地址，在内存中占有（4）

个存储单元，其中低地址存储单元存放的是偏移地址

，高地址存储单元存放的是段地址。若某数据区的起始地址为70A0H：DDF6H，则该数据区的首字单元和16个字的末字单元的物理地址分别为多少？首70A0H*10H+DDF6H尾：首+（字数-1）*2有两个16位的字31DAH，5E7FH，它们在8086系统存储器中的地址分别为00130H和00134H，试画出它们的存储示意图。DAH00130H31H00131H00132H00133H7FH00134H5EH00135H当M／IO＝0，RD＝o，WR＝1时，CPU完成的操作是

b

。A．存储器读B.I／O读C.存储器写D．I／O写=o执行习题:第二章16位和32位微处理器112023/2/5......70A00H7E7F6H7E7F7H7E7F8H7E7F9H70A0H段基址逻辑地址段内偏移地址DDF6H逻辑地址与物理地址内存......首字单元末字单元7E814H16字数据区第二章16位和32位微处理器122023/2/5

2.232位微处理器Pentium的先进技术

Intel32位结构: IA-32（IntelArchitecture-32）IA-32处理器Intel80386Intel80486PentiumPentiumPro、PentiumII、PentiumIIIPentium4Celeron、Xeon、PentiumM第二章16位和32位微处理器132023/2/51.

先进的体系结构2．CISC和RISC相结合的技术3.超标量流水线技术4.先进的分支预测技术

Pentium特点：1.内部数据总线32位，连接主内存的外部数据总线是64位，支持成组传输数据2.相互独立的片内代码Cache和数据Cache3.指令流水线技术4.FPU.5.分段和分页存储管理1.CISC:程序的各条指令是按顺序串行执行的，每条指令中的各个操作也是按顺序串行执行的。顺序执行的优点是控制简单，但计算机各部分的利用率不高，执行速度慢。复杂的指令系统必然增加微处理器的复杂性，使处理器的研制时间长，成本高。2.RISC:精简了指令系统

1.超标量:一个处理器中有多条指令流水线,其实质是以空间换取时间。2.流水线(pipeline):经典奔腾每条流水线分为指令预取、译码、执行、写回结果。超流水线是通过细化流水、提高主频，使得在一个机器周期内完成一个甚至多个操作，其实质是以时间换取空间。

BTB:分支目标缓冲器(BranchTargetBuffer),用来预测分支指令。BTB实际是一个能存若干(通常为256或512)条目的地址存储部件。当一条分支指令导致程序分支时，BTB就记下这条指令的目标地址，并用这条信息预测这一指令再次引起分支时的路径，预先从该处预取。第二章16位和32位微处理器142023/2/52.3Pentium的指令流水线技术总线接口部件、指令预取部件、指令译码部件、执行部件。指令流水线技术的组成并行处理技术第二章16位和32位微处理器152023/2/5流水线技术的原理取指令指令译码指令执行预取首次译码二次译码回写结果指令执行传统CPUPentiumCPU五级整数运算流水第二章16位和32位微处理器指令流水线取指执行取指译码执行取指译码地址执行回写S1S2S3S4S5指令读取指令译码地址计算指令执行结果回写第二章16位和32位微处理器172023/2/5V流水线只能执行与U流水线当前指令配对的指令U流水线可以执行任何指令地址生成D2地址生成D2指令预取PF指令译码D1执行EX执行EX回写WB回写WBPentium的超标量指令流水线5级流水线的后3级可以在两个流水线同时进行第二章16位和32位微处理器Pentium的指令配