IC封装形式命名_第1页
IC封装形式命名_第2页
IC封装形式命名_第3页
IC封装形式命名_第4页
IC封装形式命名_第5页
已阅读5页,还剩26页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

封装形式介绍

◆封装技术简介

●封装分类简介

●封装形式的变迁

◆封装形式介绍

◆封装工艺流程

◆我司产品封装未来发展趋势

封装分类简介

按照集成电路封装材料,可以分为金属封装、陶瓷封装、金属陶瓷封装和塑料封装。按照集成电路与主电路板的连接方式,集成电路封装分为三类,通孔插装式安装器件PTH(PIN-THROUGH-HOLE)、表面贴装器件SMT(SURFACE-MOUNT-TECHNOLOGY)和裸芯片直接贴附电路板型(DCA)按封装形式分:DIP(SDIP)、SOP(SSOP/TSSOP/HSOP)、QFP(LQFP)、QFN、BGA、CSP、FLIPCHIP等按照集成电路的芯片数,可以分为单芯片封装和多芯片组件两封装形式的变迁

20世纪微电子封装技术的发展可分为三个阶段●第一阶段为80年代之前的通孔安装(PTH)时代。通孔安装时代以TO型封装和双列直插封装(DIP)为代表●第二阶段是80年代的表面贴装器件时代,表面贴装器件时代的代表是小外形封装(SOP)和扁平封装(QFP),它们改变了传统的PTH插装形式,大大提高了管脚数和组装密度,是封装技术的一次革命●第三个阶段是90年代的焊球阵列封装(BGA)/芯片尺寸封装(CSP)时代各类常见封装形式的简介DIP类(双列直插式)A、DIP——DUALIN-LINEPACKAGE;B、SDIP——SKINNYIN-LINEPACKAGE,(瘦小)跨度小。

——SHRINKIN-LINEPACKAGE,(收缩)管脚间距小。外形尺寸比较(注:Mil(千分之一英寸)——(25.4×10-3)mm封装类别管脚数跨度*(MIL)管脚间距*(mm)封装形式名称DIP22400(10.16)2.54DIP22-400-2.54SDIP(SKINNY)22300(7.62)2.54SDIP22-300-2.54SDIP(SKINNY/SHRINK)22300(7.62)1.778SDIP22-300-1.778DIP与SDIP的区别:管脚间距为1.778㎜用SDIP表示。22个管脚若跨度为400mil,则用DIP表示,例:DIP-22-400-2.54;若跨度为300mil则用SDIP表示,例:SDIP22-300-2.54。24个管脚以上的双列直插电路若跨度为600mil,则用DIP表示,例DIP-24-600-2.54;若跨度小于600mil,则用SDIP表示,例SDIP-24-300-2.54。SOP类(双列扁平)SOP:SMALLOUTLINEL-LEADEDPACKAGE。SSOP:SHRINKSMALLOUTLINEL-LEADEDPACKAGE。(间距小)TSSOP:THINSHRINKSMALLOUTLINEL-LEADEDPACKAGE。(间距小且厚度薄)HSOP:HEAT-SINKSMALLOUTILINEPACKAGE(带散热片)

SOP封装类别管脚数跨度**(mil)管脚间距(mm)电路厚度(mm)封装形式SOP203001.272.25SOP20-300-1.27SSOP203000.651.85SSOP20-300-0.65TSSOP82250.651.20TSSOP8-225-0.65SOP82251.271.55SOP8-225-1.27SOP283751.272.80SOP28-375-1.27HSOP283750.82.45HSOP28-375-0.8HTSSOP162250.651.2HTSSOP14-225-0.65SOP与SSOP的区别:从外形上看,若管脚数相同,SSOP类的封装形式的电路体积小,管脚间距小,厚度薄。SOP类的管脚间距一般为1.27,而SSOP类的管脚间距一般为0.65

SOP与HSOP的区别:HSOP类的电路是中间带散热片的,管脚间距0.8,介于SSOP和SOP间。例SA5810电路。QFP类(四边扁平)QFP:QUADFLATL-LEADPACKAGE;LQFP:LOWPROFILEQUADFLATL-LEADPACKAGE(厚度薄)QFP与LQFP比较封装类别管脚数塑封体长×宽(mm)管脚间距(mm)电路厚度(mm)封装形式QFP4410×100.82.0QFP44-10×10-0.8LQFP4410×100.81.4LQFP44-10×10-0.8单列直插类SIP:SINGLEIN-LINEPACKAGE

;HSIP:HEAT-SINKIN-LINEPACKAGE(带散热片)QFN(QuadFlatNo-lead)QFN和DFN的区别IC卡的封装形式非接触式XOA2接触式FPC-1封装形式命名规则JEDEC基于封装的特征、材料、端子位置、封装类型、引脚形式和端子数量,定义了元件的缩写语。特征、材料、位置、形式和数量标识符是可选的。封装特征:一个单个或多个字母的前缀,确认诸如间距(pitch)和轮廓等特征。封装材料:一个单字母前缀,确认主体封装材料。端子位置:一个单字母前缀,确认相对于封装轮廓的端子位置。封装类型:一个双字母标记,指明封装的外形类型。引脚新式:一个单字母后缀,确认引脚形式。端子数量:一个一位、两位或三位的数字后缀,指明端子数量。表面贴装有关封装特性标识符的一个简单列表包括:E扩大间距(>1.27mm)。F密间距(<0.5mm);限于QFP元件。S收缩间距(<0.65mm);除QFP以外的所有元件。封装形式命名规则S收缩间距(<0.65mm);除QFP以外的所有元件。T薄型(1.0mm身体厚度)。表面贴装有关端子位置标识符的一个简单列表包括:Dual引脚在一个正方形或矩形封装相反两侧。Quad引脚在一个正方形或矩形封装的四侧。表面贴装有关封装类型标识符的一个简单列表包括:CC芯片载体(chipcarrier)封装结构。FP平封(flatpack)封装结构。GA栅格阵列(gridarray)封装结构。SO小外形(smalloutline)封装结构。表面贴装有关引脚形式标识符的一个简单列表包括:B一种直柄或球形引脚结构;这是一种非顺应的引脚形式F一种平直的引脚结构;这是一种非顺应的引脚形式G一种翅形引脚结构;这是一种顺应的引脚形式J一种"J"形弯曲的引脚结构;这是一种顺应的引脚形式N一种无引脚的结构;这是一种非顺应的引脚形式S一种“S”形引脚结构;这是一种顺应的引脚形式例如,缩写词F-PQFP-G208,描述0.5mm(F)塑料(P)方形(Q)平面封装(FP),翅形引脚(G),端子数量208。其他类ZIP:ZIG-ZAGIN-LINEPACKAGE;SOT:SMALLOUTLINETRANSISTOR;TO:TRANSISTOROUTLINEPACKAGE。其他类ZIP:ZIG-ZAGIN-LINEPACKAGE;SOT:SMALLOUTLINETRANSISTOR;TO:TRANSISTOROUTLINEPACKAGE。各封装形式立体示意图汇总二类别封装形式立体示意图DIPDIP-22-400-2.54SDIPSDIP22-300-2.54SDIPSDIP22-300-1.778各封装形式立体示意图汇总三类别封装形式立体示意图SOPSOP20-375-1.27SOPSOP20-300-1.27SSOPSSOP20-300-0.65SSOPSSOP20-225-0.65TSSOPTSSOP16-225-0.65HSOPHSOP28-375-0.8各封装形式立体示意图汇总四类别封装形式立体示意图ETSSOPETSSOP20-225-0.65HTSSOPHTSSOP14-225-0.65各封装形式立体示意图汇总五类别封装形式立体示意图QFPQFP44-10*10-0.8LQFPLQFP44-10*10-0.8LQFPLQFP64-12*12-0.65QFPQFP64-14*20-1.0LQFPLQFP216-24*24-0.4各封装形式立体示意图汇总六类别封装形式立体示意图SIPSIP-8HSIPHSIP-15FSIPFSIP-10F一种平直的引脚结构;各封装形式立体示意图汇总七类别封装形式立体示意图DFNDFN-8-3×3-0.65QFNQFN-40-6×6-0.5QFNQFN-32-5×5-0.5

集成电路封装流程

芯片检验WaferIncomingInspection磨片减薄

WaferGrinding

划片/清洗WaferSaw/Clean品管按批

QCLotAcceptance拒收Reject划片检验

PostSawInspection允收

Pass装片DieBond烘烤

EpoxyCure球焊

WireBond球焊后检

PostBondInspection品管按批

QCLotAcceptance拒收Reject允收

Pass续后页

ToBeContinued塑封Molding后固化

PostMoldCure烘烤

PostMarkCure切筋成型

Trim/Form/Singulation成品目检

FinalVisualInspection品管按批

QCLotAcceptance拒收Reject允收

Pass包裝

Packing品管按批

QCLotAcceptance拒收Reject允收

Pass电镀SolderPlating品管按批

QCLotAcceptance拒收Reject允收

Pass打印

Marking出货

ShipOut

封装流程---IC

产品测试

Testing测试后目检

PostTestInspection依客户需求

集成电路封装流程(1)成本:电路在最佳性能指标下的最低价格;(2)尺寸和重量:诸如产品的测

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论