《数字逻辑》期末考试A卷参考答案

《数字逻辑》期末考试A参考答案一、判断题：下面描述正确的打‘√误打‘×小题1分共10分）、为了表示个信息，需7位二进制编码[√]、BCD码表示0至15之间的任意整数[×]、余3码有权码[]、2421码无权码[×]、二值数字逻辑中变量只能取值和，表示数的大[]、计算机主机与鼠标是并行通[×]、计算机主机与键盘是串行通[√]、占空比等于脉冲宽度除于周[√]、上升时间和下降时间越长，器件速度越[]10卡诺图可用来化简任意个变量的逻辑表达式[×]二、写出图中电路的逻辑函数表达式小题5分共10分、F=AB、

CD三、选择题选题，多选或少选不得分，每小题2，共分）

四、填空题（每空1分共20分、一个触发器可表__1__位进制码，三个触发器串接起来，可表位进制数。、欲表示十进制的十个数码，需__4__触发器。、寄存器中，与触发器相配合的控制电路通常门路_（择提示：门电路、触发器、晶体二极管）构成。、一个五位的二进制加法计数器，由00000状态开,经过75个入脉冲后，计数器的状态为__01011_。位位寄存器可以寄存四位数码将这些数码全部从串行输出端输出，需过_个时钟周期。、_RS_触发器存在输入约束条件主从JK_触发器会出现一次翻转现象、负跳沿触发翻转的主从JK触发器的输入信号应该在为低电平时入，在为高电平_时输入信号要求稳定不变。、正跳沿触发翻转的D触器的输入信号在_上升沿_一瞬间加入。、由与非门组成的基本发器当输入时同向输出端Q＝，反向输出端

＝，_R、同由0变时，输出不定状态。10触发器是触发器的数据输入端接而成。、触发器的脉冲工作特性是指_时钟脉冲和输入信号的时间关系_要求。五、用电实现下面的逻辑函数，画出其内部电路(用场效应管作为基本单)，要求清晰整洁10分，每小题分、L=

AB

、L=

AB

六设计一个由三人投只能投赞成和反对票表决电路当多数人赞成时投票通过。投赞成票约定为1投票通过约定为，只限用与非门电路，要写出设计过程分）解：1、依题意得下面的真值表，L=1表投票通过；ABCL00000101101011112、由上面真值表可得逻辑表达式为：L=AB+BC+CA+ABC=AB+BC+CA3、将其划为与非表达式为：AB4、依上式出逻辑电路图如下：七、解：

设每个门的时延均为t存在竞争冒险。

。考虑门的传输延迟时间，电路波形图如下所示，可见电路八、解：(1)按题意要求的状态转换表理后可得出各驱动信号的真值表如下

n

n2

Qn1

J

3

01010101

X0XXX1XX0XX0XXXXX10XXX00XX1X0XXX0XX根据上表画出、K、J、K、J、K的诺图如下：3

（3根据卡诺图得驱动方程如下：Jn3

1

；

Q3

n2

1

；

J2

1

；

Q

Q

；Jnn323

；

J

；《数字逻辑》第2章业与习题1）填空1．传统的辑函数的表示方法有、、和。2．逻辑变和函数只有的逻辑状态。

两种取值，而且它们只是表示两种不同3．逻辑函，其反函F

，其对偶式F*=

。

4．函ABACCD的最简与或式是。2）单选1．函ACCDD的最简与或式为（①1

②0

③

④以上均不是2．逻辑函A)当的取值为（）时，F。①000

②011

③101

④1113．函数A与A（①互为反函数3）问答计算题

②互为对偶式③相等④答案都不正确。1．将逻辑函数FABC成标准与或表达式。2．推导出函数FABBCAC的简与或式。3．列出下问题的真值表，利用最小项推导法写出其逻辑函数表达式，并利用公式简化法进行简化。然后写出完整的VerilogHDL程序。有3个温度检测器，当检测的温度超过时，温度检测器输出信号为1；低于60°时，输出为0。当两个或两个以上的温度检测器的输出为时，总控制器的输出为1以控制调控设备，使温度降低到60°以下。4．用公式证明下列等式：ACDABCDBCD5．用if语句设计一个二选一的总线选择器，当选择信号为“1”时，输出qout[3:0]等于输入；当为0”时，输qout[3:0]等于0。下面程序是否正确？若不正确一一指明出错的语句并给出完整的正确程序尝试用QuartusⅡ软件输入源程序并进行编译，确保编译通过。

6．若要设一个带异步清零和异步预置的位二进制加法计数器，触发信号均为上升沿触发下面程序是否正确？若不正确一一指明出错的语句并给出完整的正确程序尝试用QuartusⅡ软件输入源程序并进行编译确保编译通过。moduleqout;data;inputdata)beginif(sel)qout<=data;1）填空moduleoutputoutputdata;inputload,reset,clk;always@(posedgeclk)if(qout==8begincout=1;endbegincout=0;endalways@reset)qout=0;always@load)qout=data;endmodule1．逻辑函表达式的标准形式有2．逻辑函化简的常用方法有

和。和。

的反函数=3．函FA)]B4．若逻辑FDE，则其反函=

。

。5．函数F=AB+BC+AC的反函数的与或表达式为。6．若逻辑数F=A+BC，则其或与形式是。2单选题1．函数F(A，，C)=(1，3，5，7，8910，，14，15)的最简与非实现是（①ADABAC③ADAB

②④AD2．函数(A，，C，)=∑m(0，1，3，6，8，13，15)+∑d(10)的简化与或表达式是（①FBDAC

②FABDAC③FABDABDDFABABDD3．逻辑函数A)的反函数为（①(ADE③(ABC)E

②ABC)D④ABC)DE4能使逻辑函数FAB)(A)为零的变量（顺序为ABC）组合是（①011，110③110，101

②010，001，100④110，101，1115．下列函数中（）式是函ZABAC的最小项表达式。①ABCABC③AC

②ABCABCABC④6．函F是最简（）表达式。①或与②与或非③与非与非④或非或非

7．在下列表达式中，可以全部用或非逻辑实现的是（①③F

②F④ZABC8．能使逻函数F=BCD均为的输入变量组合是（①1101，0001，1000③1110，0110，1111

②1100，1110，1010，1011④1111，1001，1010，00009．n个变量可以构成（）个最小项。①n

②2×n

③2

n

④2-110逻辑函数FB与G=满足（）关系。①互非②对偶③相等④无任何关系11．标准与或式是由（）构成的逻辑表达式。①最大项之积②最小项之积③最大项之和④最小项之和12．标准或与式是由（）构成的逻辑表达式。①最大项之积3问答与计算题

②最小项之积③最大项之和④最小项之和1．逻辑数中3种最基本的逻辑运算是什么？2．什么真值表，它有什么用处？3．什么最小项，它有什么性质？4．什么最大项，它有什么性质？5．什么最简与或表达式？化简逻辑函数表达式的意义是什么？6．若XFXG

，则F和G为多少？给出推导过程。7．列出述问题的真值表，写出其逻辑函数表达式并利用公式简化法进行简化。然后写出完整的Verilog程序。（1）有3输入信号、B，如果这3输入信号均为0其中一个为1，输出信号Y，其余情况下Y。（2）有3输入信号、B，当这3个输入信号出现奇数个时，输出=1，其余情况Y。8．用真表证明下列表达式

（1）（2）（3）

AB)(A)AABABC9．直接出下列各函数的反函数表达式及对偶表达式（1）F[(BC)]B（2）（3）

ABCDBC10用式法证明下列各等式（1）（2）

AC)DABACDBCABC11用式法化简下列各式（1）（2）（3）

FBDABBCFACDF)()(A)()12一完整的VerilogHDL计模块包括哪几个部分？13VerilogHDL模块的各端口数据流动方向包括哪几种？14VerilogHDL的信号的数据类型主要有哪些？15什叫做顺序语句？什么叫做并行语句？16判下列Verilog标识符是否合法，如有错误则指出原因。（1）A_B_C,_A_B_C,1_2_3,_1_2_3（2）\74HC575\,\74HC245，（3）CLR/RESET,\IN4/SCLK,D100%17逻运算符把它的操作数当作什么变量来处理？对于不确定的操作数是怎样处理的？进行逻辑运算后的结果为什么值？18缩运算符和位运算符有何区别？19型变量与nets型变量的主要区别有哪些？

20非塞赋值与阻塞赋值方式的主要区别有哪些？一般在可综合风格的模块中使用哪种赋值方式更容易综合？21case语句与语句有什么区别？各适于什么场合？采用哪种语句耗用器件逻辑资源更少？22什是同步清零和异步清零？各适于什么场合？23试表格形式列出任务与函数的主要