计算机组成原理(第六章1)

第六章总线系统

系统总线CPU控制总线数据总线地址总线系统软件总线系统计算机系统的基本组成：

“系统硬件+系统软件+总线系统”可见：总线系统在计算机组成 中的作用。寄存器组ALU

I/O

系统CU课程教学要求本章内容：

6.1总线的概念和结构形态

6.2总线接口

6.3总线的仲裁

6.4总线的定时和数据传送模式

6.5HOST总线和PCI总线

6.6InfiniBand标准本章小结6.1

总线的概念和结构形态

讨论问题：1

总线的基本概念

2

总线的连接方式

3

总线结构对计算机系统性能的影响

4

总线的内部结构

5

总线结构实例总线系统6.1.1总线的基本概念什么是总线：

计算机系统中连接各个部件的信息传输线，称为“总线”。——系统各功能部件共享的传输介质，是传送数据或信息的公共通路。总线系统总线上信息的传送方式：串行：并行：(逐位传送)(并位传送)单处理器系统中的总线，一般分为三类：

(1)内部总线：CPU内部（含运算器）各部件之间的总线。（又称：片内总线）

(2)系统总线：CPU同计算机系统的其它高速I/O部件，如存储器、通道等互相连接的总线。

(3)I/O总线：中、低速I/O设备之间互相连接的总线。总线的分类：CPU

插板主存

插板I/O

插板1、总线（BUS）物理实现BUS主板计算机主板各类接口插槽2.总线（BUS）的特性(教材P185)

物理特性：尺寸、形状、管脚数及排列顺序等。

功能特性：描述总线中每一根线的功能

电气特性：传输方向和有效的电平范围。

时间特性:各信号的时序关系。总线系统地址数据控制模块模块系统总线标准系统标准界面ISA

(16位)EISA(32位)VESA(32位)PCI(64位)AGPRS-232USB3、总线的标准化什么是标准化？IndustrialStandardArchitecture

即：不同厂家生产的各功能部件在实现方法上各自不同，然而,通过标准接口可组合成一个系统，或者互换使用相同功能的部件。原因:它们都遵守相同的系统总线的要求，可以通过总线标准接口界面实现互连，这就是总线标准化的作用和意义。总线系统4、总线(BUS)的主要性能指标1)总线宽度2)总线带宽*3)同步/异步4)信号线总数并行传输线的条数单位时间内最大传输字节数（MB/s）同步定时总线、异步定时总线地址线、数据线和控制线的总和【例1】(1)已知某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为f=33MHz，则总线带宽是多少?（教材P186）(2)如果一个总线周期中并行传送64位数据，总线时钟频率升为f=66MHz，则总线带宽是多少?

解：(1)设总线带宽用Dr表示，总线时钟周期用τ=1/f表示，一个总线周期传送的数据量用D表示。则:

Dr=D×1/τ=D×f=4B×33M/s=132MB/s(2)64位=8B，Dr=D×f=8B×66M/s=528MB/s

6.1.2总线的连接方式

1.单总线结构

在单处理器的计算机中，若使用一条单一的系统总线把CPU、主存和I/O设备连接在一起，称为：单总线结构。CAI演示。总线系统包括：单总线结构和多总线结构单总线结构框图：单总线（系统总线）CPU

主存I/O接口

I/O

设备1

I/O

设备2I/O接口…

I/O

设备nI/O接口…单总线上进行的操作：

(1)取出指令：当CPU取一条指令时，首先把指令地址（PC值）与控制信息一起送至总线上，通过总线选定并访问I-Cache，读出的指令，并通过总线送到IR,完成“取指令”操作。

(2)存取数据：CPU按指令要求，通过总线与D-Cache进行数据交换。

总线系统(3)I/O操作：如果CPU给出的是外围设备地址，被选中的I/O设备通过总线与CPU或其它I/O设备之间进行数据交换。（与访问内存单元类似）

(4)DMA操作:某些外围设备还可以通过总线直接与主存进行数据的批量交换(DMA操作)。

(5)单总线结构易于系统扩展：只需在系统总线上挂接增添部件即可。

注意到：

在单总线结构的计算机中，总线是多种部件共享共用的唯一的信息传送通路，这就要求挂接在总线上的各部件都应当高速运行并及时释放总线，以便使各设备都能迅速获得总线控制权。

——

以保证总线资源的得到充分使用。

显然：这种总线结构不能适应计算机系统中包含各类不同速度资源对总线的高效使用要求。慢速设备如何接入？——

∴需要多层次总线技术的支持！单总线无法兼顾！（传统总线的多总线结构改进）IBUSDBUS2.现代多总线结构（现代机器）

CPU、主存、I/O之间的互联采用多总线结构。如图所示。

（教材P188图6.2）有何特点？PCI北桥南桥

CPU总线：在CPU和cache之间采用。

系统总线：主存总线，通过“北桥”与CPU总线相连。

高速总线：连接各类并行传输信息的高速设备。如：LAN（100Mb/s局域网）、视频接口、图形接口、SCSI接口（支持本地磁盘驱动器和其他外设）、Firewire接口（支持大容量并行I/O设备）等。

扩充总线：连接串行方式工作的中、低速I/O设备。扩充总线通过扩充接口(南桥)与高速PCI总线相连。现代总线特点:“桥”实质上是一种具有缓冲、转换、控制功能的逻辑电路芯片，用于粘接、贯通不同的总线。多总线结构使得高速、中速、低速设备可以挂接在不同的总线上并可以并行工作，从而解决了不同速度资源对总线的传输速度要求，提高了系统总线的整体效率，而且处理器结构的变化不影响高速总线的工作性能。——

多层次总线的技术特色6.1.3

总线的内部结构

早期总线的内部结构如图所示，CAI演示。

这种简单的总线一般由50~100条线组成，这些线按其功能可分为三类：地址线、数据线和控制线。

(见后图)总线系统ABUSDBUSCBUS简单总线结构的不足之处在于：

（1）

CPU是总线上的唯一主控者，增加CPU

的工作负担;

（2）总线信号是CPU引脚信号的延伸，即：总线结构与CPU外部结构紧密相关，因

而通用性较差。现代流行的总线内部结构如图6.4(教材P189)。

CAI演示

在现代总线结构中，CPU和它片内的Cache一起作为一个模块与总线相连，系统中允许有多个这样的处理器模块。由总线控制器负责完成多个总线请求者之间的仲裁与协调。现代总线特点：追求一种与系统结构、CPU组成、系统集成技术无关的开发标准，并能满足包括单核或多核系统的主控者对环境的需求。现代总线通常包括四部分：

1数据传送总线：由地址线、数据线、控制线组成。

2仲裁总线：包括总线请求线和总线授权线。

3中断和同步总线：用于处理带优先级的中断操作，包括中断请求线和中断授权线。

4公用线：包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。6.1.4总线结构实例（教材P189)

现代计算机通常采用分层的多总线结构。在这种结构中，根据设备模块传送信息的速度，分成不同层次的总线。以pentium计算机为例，主板的总线结构如图，其按速度分成：CPU总线、PCI总线、ISA总线等。（见教材P190图6.5）。CAI演示PCI设备PCI设备PCI设备北桥南桥

Pentium机总线的三层结构：

CPU总线→PCI总线→ISA总线：

64位数据线和32位地址线的高速同步总线32位(或64位)的较高速同步总线，数据/地址线是分时复用。中、低速I/O总线CPU总线特点：也称CPU—存储器总线。主存扩充容量是以内存条形式插入主板有关插座来实现的。该总线接有L2级cache，CPU对主存和cache的存取操作管理，由主存/cache控制器芯片实现。

CPU是这条总线的主控者，但必要时可放弃总线控制权。总线系统——64位数据线和32位地址线的高速同步总线PCI总线：

PCI总线用于连接高速的I/O设备模块。通过“桥”芯片: ①与更高速的CPU总线相连;

②与低速的ISA总线相接。

PCI总线采用集中式仲裁方式，配有专用的PCI总线仲裁器。主板上一般至少有3个PCI总线扩充槽。总线系统32位(或64位)的较高速同步总线，数据/地址线是分时复用。ISA总线：

Pentium机使用该总线与中、低速I/O设备连接。主板上一般留有3~4个ISA总线扩充槽，以便使用各种中、低速设备。（支持7个DMA通道和15级可屏蔽硬件中断)总线系统

不同的总线通过“桥”芯片被“粘合”成一个整体。系统升级换代：只需更新处理器芯片，升级“桥”芯片即可，无需改变系统其它结构。

Pentium机总线系统中，使用一个核心逻辑芯片组（又称PCI芯片组），它包括：“主存/Cache控制器芯片、北桥芯片和南桥芯片”等。显然，该芯片组在系统中起着至关重要的控制与协调作用。总线系统6.2

总线接口

1

信息的传送方式

2

接口的基本概念总线系统6.2.1信息的传送方式

计算机通常使用二进制数码，它们可用电位的高、低来表示，也可用脉冲的有、无来表示。计算机中传输信息常采用三种方式：

①串行传送

②并行传送

③分时传送。出于速度和效率上的考虑，总线上传送的信息通常采用并行传送方式；而出于传送距离、性价比及可靠性考虑，总线上的信息又可采用串行传送方式。总线系统1.串行传送串行方式传送特点：

只有一条传输线，且通常采用(电流)脉冲传送。即：以脉冲信号“有或无”形式传送数据“1或0”，每拍（位时间）传一位信息。总线系统∵

主机内部流动的通常都是并行多位数据∴在串行传送时，被传送的数据需要先进行并/串变换，这称为拆卸；而在接收部件中又需要进行串/并变换，这称为装配，才完成一个多位并行数据的传送。便于远距离传送串行传送的优点：串行、逐位地采用电流脉冲信号传送，这对于长距离传输显得特别重要。并且只需要一条传输线，可靠性高，成本低廉。串-并变换传送方法：并行数据并行数据0000010100000101

00000101Ti为传送位周期

显然，串行传送方式的特点和优势，在于远距离、可靠性，不在信息传送的速度和效率上。

当需要高速、高效传送信息时，总线上通常采用并行传送方式。2.并行传送(多位并行传送)并行方式传送特点：

每位数据都占用一条单独传输线，多位二进制数码可以在同一时刻同时传送。总线系统

并行传送一般采用电位传送。由于所有位数位被同时传送，所以其信息的传送速率比串行传送快得多。

串、并行传送的小结：

CAI演示。

（参见教材P191）010110001011003.分时传送分时传送有两种概念:一、总线复用方式

在不同的时间间隔中，同一总线上可以分别完成地址传送和数据传送的任务。（复用）二、部件分时使用方式

当多部件共享总线时，各部件根据控制命令，分时使用总线来完成自己的数据传送任务。（分时）总线系统6.2.2总线接口(Interface)的基本概念

接口：又称I/O适配器，具体指CPU与主存、外围设备之间通过总线进行相互连接的标准逻辑部件。CPU接口外部设备演示InterfaceABDBCBBUS

接口部件在所连接的两个部件之间起着“缓冲、转换器”的作用，以便实现彼此之间的信息交互。为了使各类外围设备能接入系统，并与CPU正确地交互工作，CPU必须通过各设备的接口，来协调与不同设备之间信息的传送与控制。

——设备接口的作用

连接CPU连接外设……1n……接口部件充当的双重角色：

1.外设控制接口能接受CPU发来的控制信息，并控制外围设备的动作，如启动、关闭设备等。

启动/关闭常用接口通常具有如下典型功能:CPU接口外部设备CBDBAB2.数据缓冲接口在外围设备与主机、或与其它外部设备之间用作为一个缓冲器，以补偿或调整各种设备之间在速度上的差异。3.

状态反馈接口负责监视并保存外围设备的工作状态信息。例如:数据“准备就绪”、“设备忙”、“数据错误”等，供CPU查询及分析之用。

4.数据转换接口可以根据需要完成各类数据转换，如：并/串转换、串/并转换等，以保证数据能在外围设备和CPU之间正确地进行传送。

5.信息整理接口可以完成一些特别的功能，如：在需要时可以修改字计数器或当前内存地址寄存器等。

6.程序中断当外围设备向CPU请求某种操作时，准备就绪后，接口负责向CPU发出“中断请求信号”。总线系统∴一个适配器通常包含两个接口单元:1、与系统总线的接口：并行数据接口2、与外设的接口：并行或串行数据接口

②串行传送：通常用波特率或比特率来表示。波特率：每秒钟传送的数据位数，称为波特率。比特率：每秒钟传送的有效数据位数，称为比特率。数据传送速率的常用性能表示：①

并行传送：MB/s（带宽）【例】

利用串行方式传送字符，假设数据传送速率是120个字符/秒，每一个字符格式规定包含10个数据位bit(起始位、停止位、8个数据位)，问传送的波特率是多少?每个数据位占用的时间是多少?比特率又是多少？

（教材P193)【解】:(1)波特率：10位×120/秒=1200

（位/秒）

(2)每个数据位占用的时间Td是波特率的倒数：

Td=1/1200=0.833×10-3s=0.833ms(3)比特率：8位×120/秒=960

（位/秒）

6.3

总线的仲裁总线系统

连接到总线上的功能模块都有主动和被动两种形态。当有多个设备同时申请竞争总线主方控制权时，必须具有总线仲裁部件，以某种方式选择其中一个设备作为总线的下一次主方设备，称为：总线仲裁。总线系统【什么叫总线仲裁】：→确定主方设备I/O接口0…BR(总线请求)I/O接口1I/O接口n主设备(模块):接管总线控制权，并选择从设备

从设备(模块)响应从主设备发来的总线命令，完成规定的操作。总线控制部件I/O接口0…BRI/O接口1I/O接口n依据仲裁策略进行仲裁BG(授权主设备)

对多个主设备提出的总线请求，一般采用优先级策略或公平策略进行仲裁。按照总线仲裁电路的不同位置设置，仲裁方式可分为两类形式：【如何仲裁】：→仲裁策略与方式

总线仲裁控制分布式集中式*链式查询计数器定时查询独立请求方式特点：每个功能模块都至少有两条线通过自己的接口连到总线控制部件的中央仲裁器上：

①总线请求信号线BR——送往仲裁器；

②

总线授权信号线BG——仲裁器送出的授权。1.集中式仲裁（教材P195图6.10)总线系统总线控制部件I/O接口0…BR请求线I/O接口1I/O接口n…BG授权线“总线授权”常用如下三种方法：

①

链式查询方式②计数器定时查询方式③独立请求方式各实现方法的特点不同。（教材P195图6.10)(1)链式查询方式基本思想：

各设备通过单一的共享请求线，向中央仲裁器发出总线请求“BR”。在总线不忙（BS=0

）的情况下，仲裁器向外发出总线授权信号“BG”。

BG信号串行地依次查询各I/O接口，一旦查到发出总线请求的接口，即给该I/O接口以总线控制权（同时，置:BS=1）,BG信号不再继续查询。总线系统见查询、授权过程示意图链式查询仲裁过程:总线仲裁器I/O接口0…BSBRI/O接口n…BG数据线地址线BS

－总线忙BR－总线请求BG－总线授权被总线授权I/O接口101链式查询方式的优点:

只用很少几根线,就能实现按一定优先次序实现多个设备的总线仲裁，并且很容易扩充设备。显然，这种方式中，优先权限与设备的物理位置有关，离中央仲裁器越近的设备优先级就越高。有何缺点？问题与缺点:

1.需要逐个设备去查询请求，故：授权速度较慢。

2.对查询链电路(单线)的故障很敏感。一旦由于某种原因造成“断链”，那么，断点以后的设备都将无法获得总线授权。（如图）链式查询方式问题?总线仲裁器链式查询方式

3.查询链的优先级是物理固定的，无法调整。如果优先级高的设备频繁的出现请求时，优先级较低的设备就可能长期无法使用总线。权利的过度不均等！问题?总线仲裁器(2)计数器定时查询方式基本思想：

总线上的任一设备要求使用总线时，仍然通过共享的BR线向中央仲裁器发出总线请求。区别：仲裁器接到请求信号以后，在总线不忙（BS=0

）的情况下，启动仲裁地址计数器开始计数，并把计数值作为授权码，通过一组地址线发向各设备。

每个设备接口都有一个设备地址比较电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备立即占用总线（置BS=1），从而获得总线使用权，同时立即停止计数器的计数。原理示意图[计数器定时查询方式原理]：

当“BR”被受理，则仲裁器启动计数器开始计数，并作为设备地址号发送出来，一旦比对查到发出“BR”信号的设备，计数器立即停止计数，并授权该设备使用总线。设备地址比对查询仲裁器比对匹配获得总线授权启动计数器思考：带来哪些变化？1计数器查询方式的特点分析：

1.若每次接受到总线请求BR后，计数器都从“0”开始计数，则：各设备的优先次序与链式查询法相同，即：优先级的顺序是固定的。

2.若每次计数器启动都从上次的中止点开始计数，则：每个设备使用总线的优先权均等。仲裁器计数器

当然，这种灵活性是以增加授权查询线数作为代价（如：增加为3根线，可管理23=8个设备；增加为4根线，则可管理24=16个设备等）。

3.可用程序来设置计数器的初值，因而可以方便地改变优先授权顺序。仲裁器(3)独立请求方式（现代机器常用方式）基本思想：

共享总线上的每一个设备，都有一对独立的总线请求线BRi和总线授权线BGi，连到仲裁器上。∴任何一个设备都可独立地向仲裁器发出自己的总线请求BRi，仲裁器亦可对其单独直接授权BGi。中央仲裁器中有专门的排队和屏蔽电路，可根据需要，决定首先响应哪个设备的请求，并可立即给该设备以授权信号BGi。总线系统原理示意图

每个设备都可以独立地向仲裁器发出自己的请求信号BRi，并独立地接受总线授权BGi

。仲裁器设备n被总线授权排队电路独立的请求BRi独立的授权BGi独立请求方式的特点：

1.响应时间快，确定优先响应的设备所花费的时间少，无需逐个设备地查询。

2.优先顺序既可以预先固定，也可以通过程序来方便地改变，因此可灵活地确定设备优先顺序；

3.可以用屏蔽(禁止)请求的办法，封锁来自某些无效设备的请求。（对设备的总线请求进行干预和管理）

4.这种方式需增加的线数较多（N个设备，需要2N根线），仲裁器的结构相应也要复杂一些。集中式总线仲裁方式演示2分布式仲裁主要特点：

取消中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁单元电路。总线系统实现方法：

各设备可以自行竞争总线主方，当前占用总线的主模块，必须把自己的仲裁号保留（公示）在仲裁总线上。

当其它模块有总线请求时，各自的仲裁电路把仲裁总线上公示的号与自己的号进行比较。如果自己的号小，则总线请求暂不予响应，并撤消自己的仲裁号比较，等下个总线周期再竞争。最后获胜者的仲裁号保留在仲裁总线上。注意到：虽然分布式仲裁取消了中央仲裁器，但仍然是以“优先级仲裁策略”为基本仲裁原则。分布式仲裁器的逻辑结构图见教材P196图6.11（自阅）6.4

总线的定时与数据传送模式

1、总线定时总线定时：总线上各事件出现的时序关系。总线上传送一次信息的完整过程:请求总线总线仲裁寻址从方信息传送状态返回总线传送过程获得总线授权∴总线传输周期：主模块申请，总线仲裁决定是否授权申请分配阶段寻址阶段传数阶段结束阶段主模块发出地址和命令，选定从模块主模块与从模块交换数据主模块撤消有关信息，释放总线。

为了同步主方/从方的操作，双方必须制订定时协议。

定时：事件出现在总线上的时序关系。∴定时控制的目的：解决通信双方的协调与配合问题。定时方式：

同步定时；异步定时(1)同步定时

在同步定时协议中，由总线时钟信号来确定各事件出现在总线上的时刻。由于采用了公共时钟，每个功能模块什么时候发送或接收信息都由统一时钟规定，因此，同步定时具有较高的传输频率。同步定时适用于总线长度较短、各功能模块存取时间比较接近的情况。总线系统（同步总线操作时序，见教材P197）（同步总线操作时序）

读命令【同步定时数据输入】:T1总线传输周期T2T3T4

时钟

地址

数据总线时钟

数据T1总线传输周期T2T3T4

时钟

地址

写命令【同步定时数据输出】:可见：在同步定时方式中，每个总线传送周期，主、从功能模块什么时候执行什么操作，都由统一的总线时钟严格控制，因此，同步定时具有较高的传输速率。

当然，这种定时方式主要适合于各功能模块存取时间比较接近的情况。(2)异步定时

在异步定时协议中，后一事件出现在总线上的时刻，取决于前一事件的出现，即建立在应答式或互锁机制基础上。在这种系统中，不需要统一的公共时钟信号，总线周期的长度是可变、不固定的。总线系统（教材P198例3）本次交换结束①不互锁②半互锁③全互锁主设备从设备请求回答异步通信三种模式:异步定时的优点:

总线传输周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块在同一总线上实现相互通信。当然，这需要增加总线控制的复杂性和成本。

读数据的同步时序和异步时序演示。6.4.2总线数据传送模式

当代的总线标准大都能支持以下四类模式的数据传送：(教材P199)1、读、写操作

读操作：由从方→主方的数据传送；

写操作：由主方→从方的数据传送。一般过程为：主方先用一个总线时钟周期发出命令和从方地址，待从方准备就绪后(一定的延时)，开始数据传送总线周期。

∴

为了提高总线利用率，减少延时损失，主方完成寻址总线周期后，可让出总线控制权，以使其它主方完成更紧迫的操作。然后再重新竞争总线，完成数据传送总线周期。

注意到：总线定时控制的共同点：以一个总线传输周期为例（如：输入数据）

①主模块发地址、命令

②从模块准备数据

③从模块向主模块收发数据（总线空闲）占用总线不占用总线占用总线1.各模块都有权申请占用总线“半同步定时”或“分离式定时”特点：——充分提高总线的有效占用。2.采用同步方式通信，不等对方回答3.各模块准备数据时，不占用总线4.总线被占用时，无空闲

2、块传送操作只需给出块的起始地址，然后按固定块长度、依次连续地读出或写入整块数据。CPU(主方)与存储器(从方)之间的块传送，常称为猝发式传送。PCI总线支持此类传送块长一般固定为数据线宽度(存储器字长)的整数倍，如4倍等。3、先写后读、先读后写操作这两种操作都由主方掌管总线，直到整个操作完成。对同一地址单元，进行先写后读操作，用于校验目的；或进行先读后写操作，用于多道程序系统中对共享存储资源的保护。

4、广播、广集操作当总线允许一个主方对多个从方进行写操作，这种操作称为广播。

一个主方同时对多个从方进行读操作称为广集。例如：将选定的多个从方数据在总线上完成AND或

OR等逻辑操作，再送到主方，用以检测多个信号源或中断源——广集操作。总线系统6.5

HOST总线和PCI总线

6.5.1

现代多总线结构6.5.2

PCI总线信号（自阅）6.5.3

总线周期类型（自阅）6.5.4

PCI总线周期操作（自阅）6.5.5

PCI总线仲裁（自阅）总线系统6.5.1现代多总线结构

可见：现代主流多总线架构为：

HOST总线（“宿主”总线）—PCI总线

—LAGACY(ISA,EISA,MCA等中、低速总线）总线系统典型的多总线结构框图演示。HOST总线该总线有CPU总线、系统总线、主存总线等多种名称，各自反映总线功能的一个方面。HOST总线不仅连接主存，还可以连接多个CPU。总线系统PCI总线用于连接各种高速的PCI设备。PCI既是一个与处理器无关的高速外围总线，又是至关重要的层间总线。它采用同步时序协议和集中式仲裁策略，并具有自动配置能力。总线系统LAGACY总线

是速度性能较低的传统总线，可以充分利用市场上丰富的适配器卡，支持中、低速I/O设备。总线系统本章小结

PCI总线的基本传输机制是猝发式传送，利用桥可以实现总线间的猝发式传送。写操作时，桥把上层总线的写周期内容先缓存起来，以后的时间再在下层总线上生成写周期，即延迟写。读操作时，桥可早于上层总线，直接在下层总线上进行预先读。无论延迟写和预先读，桥的作用可使所有的存取都按CPU的需要出现在总线上。由上可见，以桥连接实现的PCI总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。它与处理器无关，不论HOST总线上是单CPU还是多CPU，也不论CPU是什么型号，只要有相应的HOST桥芯片(组)，就可与PCI总线相连。总线系统6.5.2PCI总线信号

(自阅）

表6.1-1列出了PCI标准2.0版的必备类信号名称及其功能描述。总线周期类型由C/BE#线上的总线命令给出。总线周期长度由周期类型和FRAME#(帧)、IRDY#(主就绪)、IRDY#(目标就绪)、STOP#(停止)等信号控制。一个总线周期由一个地址期和一个或多个数据期组成。

表6.1-2列出了可选类信号。电源线和地线未列入表中。总线系统6.5.3

总线周期类型(自阅）PCI总线周期由当前被授权的主设备发起。PCI支持任何主设备和从设备之间点到点的对等访问，也支持某些主设备的广播读写。

PCI总线周期类型由主设备在C/BE［3—0］线上送出的4位总线命令代码指明，被目标设备译码确认，然后主从双方协调配合完成指定的总线周期操作。4位代码组合可指定16种总线命令，但实际给出12种。

PCI总线命令格式如表6.2所示存储器读/写总线周期以猝发式传送为基本机制，一次猝发式传送总线周期通常由一个地址期和一个或几个数据周期组成。存储器读/写周期的解释，取决于PCI总线上的存储器控制器是否支持存储器/cache之间的PCI传输协议。如果支持，则存储器读/写一般是通过cache来进行；否则，是以数据块非缓存方式来传输。总线系统存储器写和使无效周期与存储器写周期的区别在于，前者不仅保证一个完整的cache行被写入，而且在总线上广播“无效”信息，命令其他cache中的同一行地址变为无效。关于存储器读的三个总线周期的说明示于表6.3中。特殊周期用于主设备将其信息(如状态信息)广播到多个目标方。配置读/写周期是PCI具有自动配置能力的体现。PCI有三个相互独立的物理地址空间，即存储器、I/O、配置空间。双地址周期用于主方指示它正在使用64位地址。总线系统6.5.4总线周期操作(自阅）

下面以数据传送类的总线周期为代表，说明PCI总线周期的操作过程。一个读操作总线周期时序示例（CAI演示）

图中的环形箭头符号表示某信号线由一个设备驱动转换成另一设备驱动的过渡期，避免两个设备同时驱动一条信号线的冲突。我们看到，PCI总线周期的操作过程有如下特点：

(1)采用同步时序协议。总线上所有事件，即信号电平转换出现在时钟信号的下跳沿时刻，而对信号的采样出现在时钟信号的上跳沿时刻。

(2)总线周期由被授权的主方启动，以帧FRAME#信号变为有效来指示一个总线周期的开始。

(3)一个总线周期由一个地址期和一个或多个数据期组成。在地址期内除给出目标地址外，还在C/BE#线上给出总线命令以指明总线周期类型。总线系统

(4)地址期为一个总线时钟周期，一个数据期在没有等待状态下也是一个时钟周期。一次数据传送是在挂钩信号IRDY#和TRDY#都有效情况下完成，任一信号无效(在时钟上跳沿被对方采样到)，都将加入等待状态。

(5)总线周期长度由主方确定。在总线周期期间FRAME#持续有效，但在最后一个数据期开始前撤除。由此可见，PCI的数据传送以猝发式传送为基本机制，且PCI具有无限制的猝发能力，猝发长度由主方确定，没有对猝发长度加以固定限制。

(6)主方启动一个总线周期时要求目标方确认。即在FRAME#变为有效和目标地址送上AD线后，目标方在延迟一个时钟周期后必须以DEVSEL#信号有效予以响应。否则，主设备中止总线周期。(7)主方结束一个总线周期时不要求目标方确认。目标方采样到FRAME#信号已变为无效时，即知道下一数据传送是最后一个数据期。总线系统6.5.5总线仲裁(自阅）PCI总线采用集中式仲裁方式，每个PCI主设备都有独立的REQ#(总线请求)和GNT#(总线授权)两条信号线与中央仲裁器相连。由中央仲裁器根据一定的算法对各主设备的申请进行仲裁，决定把总线使用权授予谁。但PCI标准并没有规定仲裁算法。中央仲裁器不仅采样每个设备的REQ#信号线，而且采样公共的FRAME#和IRDY#信号线。因此，仲裁器清楚当前总线的使用状态：是处于空闲状态还是一个有效的总线周期。

PCI总线支持隐藏式仲裁。即在主设备A正在占用总线期间，中央仲裁器根