高职高专数字电路5、组合逻辑电路

第五章组合逻辑电路【本章讲授主要内容】

1.组合逻辑电路在电路结构和逻辑功能上的特点；

2.组合逻辑电路的设计方法；

3.常用中规模集成的组合电路器件的应用；

4.竞争－冒险现象及其成因，消除竞争－冒险现象的方法。

【本章重点难点】

1.重点：组合逻辑电路的分析方法和设计方法

2.难点：组合逻辑电路的设计方法第一节组合逻辑电路的分析逻辑电路一、组合逻辑电路的特点

1.组合逻辑电路的一般框图n个输入共有2n种可能的组合状态。ｍ个输出可用ｍ个逻辑函数来描述。输入与输出的关系：其中ｉ＝1,2，…，ｍ2.组合逻辑电路的特点（1）电路中不存在输出端到输入端的反馈通路。（2）电路主要由各种门电路组合而成，其中不包含存储信息的记忆元件。（3）电路的输入状态确定后，输出状态便被唯一地确定。输出变量是输入变量的轮回函数。（4）电路的输出状态不影响输入状态，电路的历史状态也不影响输出状态。二、组合逻辑电路分析方法组合逻辑电路逻辑表达式最简表达式真值表确定电路功能推导化简列表分析【例题1】分析如图所示电路的逻辑功能。

解：（1）由G1，G2，G3各个门电路的输入、输出关系，推出整个组合逻辑电路的表达式：1&1oZ1Z2ABCG1G2G3F（2）对该函数表达式进行化简：（3）根据化简后的函数表达式，列出真值表。ABCZ1Z2F000001010011100101110111010000000000000010000001真值表（4）由真值表分析组合逻辑电路的逻辑功能，当A、B、C三个输入一致时，输出为“1”，否则为“0”。所以该电路具有检测“输入不一致”的功能，也称“不一致电路”。【例题2】试分析如图所示的组合逻辑电路的功能。ABG1G2G4G5G3Z1Z2Z3CS解：（1）推出逻辑表达式（2）对该逻辑表达式进行化简（3）根据化简后的逻辑表达式列出真值表A

BS

C0001101100101001真值表（4）分析逻辑功能

S为两加数相加后的一位和、C为两加数相加后的进位值。可见，该电路实现了加法器的功能。由于这种加法器不计低位来的进位，所以称“半加器”（HalfAdder）。（5）半加器符号惯用符号新标准H.AABSCABSCCO第二节组合逻辑电路的设计一、组合逻辑电路的一般设计方法组合逻辑电路的设计是根据给定的功能要求，画出实现该功能的逻辑电路。其设计步骤为：

1.根据实际问题的逻辑关系建立真值表。

2.由真值表写出逻辑函数表达式。

3.化简逻辑函数表达式。

4.根据逻辑函数表达式画出由门电路组成的逻辑电路图。问题提出真值表逻辑表达式化简变换逻辑图分析归纳化简画图二、组合逻辑电路设计举例（一）根据真值表，设计逻辑电路【例题1】根据表1所示的真值表，设计逻辑电路。输入输出ABCY00000011010001101001101111011111[解］（1）根据真值表写出输入和输出的逻辑关系其方法是：变量取值为1时，用原变量表示；取值为0时，用反变量表示，将输出为1的项相加即为逻辑表达式。（2）化简逻辑表达式ABC化简得：（3）由化简后的逻辑函数表达式画出逻辑电路图用与非门来实现：ACBY（二）根据实际问题设计逻辑电路

【例题1】设计一个投票表决器，三个投票人分别为A、B、C，按规定只要二人以上同意才能通过。解：设投同意票为“1”表示，不同意票为“0”；输出为“1”表示通过，为“0”表示不通过。第一步：由逻辑关系列出真值表真值表第二步：由真值表写出逻辑函数表达式第三步：化简逻辑函数表达式◆用卡诺图化简◆用代数法化简如下第四步由化简后的逻辑表达式画出逻辑电路图F高电平时，三极管导通，灯亮；低电平时三极管截止，灯灭。【例题2】某汽车驾驶员培训班进行结业考试。有三名评判员，其中A为主评判员，B、C为副评判员。评判时按少数服从多数原则，但若主评判认为合格，也可通过。试用与非门构成逻辑电路实现评判的规定。解：（1）根据逻辑设计要求，设定三个输入变量A、B、C，并规定如下：主评判A意见：副评判B意见：A＝1认为合格A＝0认为不合格B＝1认为合格B＝0认为不合格副评判C意见：C＝1认为合格C＝0认为不合格Y＝1认为通过Y＝0认为不通过设输出变量Y：（2）列真值表真值表（3）根据真值表写出逻辑表达式（4）用卡诺图化简（5）画出逻辑电路图【例题3】设计一个血型配对指示器。输血时供血者和受血者的血型配对情况如图所示，即（1）同一血型之间可以相互输血；（2）AB型受血者可以接受任何血型的输出；（3）O型输血者可以给任何血型的受血者输血。要求当受血者血型与供血者血型符合要求时绿指示灯亮，否则红指示灯亮。解：（1）根据逻辑要求设定输入、输出变量。用变量XY表示供血者代码。MN表示受血者代码。代码设定如下

XY＝00

A型MN＝00

A型

01

B型01

B型

10

AB型10

AB型

11

O型11

O型设F1表示绿灯，F2表示红灯，依题意，可列出逻辑真值表。（2）列出真值表（3）写出逻辑函数表达式F1＝∑m（0,2,5,6,10,12,13,14,15）（4）化简逻辑函数表达式又F2＝∑m（1,3,4,7,8,9,11）由此得到：设输入既有原变量又有反变量【例题4】有一火灾报警系统，设有烟感、温感、紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾探测信号时，报警系统才产生报警控制信号，试设计产生报警控制信号的电路。［解］（1）根据逻辑要求设置逻辑输入、输出变量。用A、B、C分别代表烟感、温感、紫外光感三种探测器的探测输出信号，作为报警控制电路的输入变量，以“1”表示高电平，“0”表示低电平，高电平表示有火灾报警，低电平表示无火灾报警；

F为报警控制电路的输出，以“1”表示高电平，“0”表示低电平，同样高电平表示有火灾报警，低电平表示无火灾报警。（2）列出逻辑真值表由真值表可得逻辑函数表达式：

（3）利用卡诺图化简（4）画出逻辑电路图ABCF用与非门实现逻辑电路图【例题5】设A、B、C、D、E、F六名学生中选送若干名出国留学，人选的配备要求如下：（1）A、B二人中至少去1人；（2）A、D不能一起去；（3）A、E、F三人中要派二人去；（4）B、C两人中都去或都不去；（5）C、D两人中只能去1人；（6）若D不去，则E也不去。请问应选哪几位学生去？

［解］设A、B、C、D、E、F选上为1，选不上为0。则由条件（1）得由条件（1）真值表条件（2）真值表条件（3）真值表条件（4）真值表条件（5）真值表条件（6）真值表要满足上述6个条件，应将6个式子相与，即整理得：可见各变量取值为：

A＝1、B＝1、C＝1、D＝0、E＝0、F＝1时满足上式关系。即应选派A、B、C、F四位学生出国留学。【例题6】设计一个组合逻辑电路，输入为一个4位二进制数，当输入能被2或3整除时，要求输出为高电平，不能被2或3整除时输出为低电平。［解］设输入的4位二进制数为B3B2B1B0，输出为Y。（1）列出电路的真值表（2）将真值表转换为卡诺图并化简得（3）画逻辑电路图YB0B1B2B3【例题7】某装置有A、B、C三个输入端，接收3位二进制数。当收到二进制数能被十进制数3或6整除时，输出为1，否则输出为0。要求：（1）列出该装置输入输出的真值表；（2）写出最小项逻辑表达式；（3）采用“与非门”和“非”门，画出逻辑电路图。［解］（1）真值表（2）最小项逻辑表达式（3）画逻辑电路图ABCY【例题8】用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。（1）列出输入输出的真值表；（2）写出最小项逻辑表达式；（3）采用“与非门”，画出逻辑电路图。［解］（1）列出真值表A

B

C

DYA

B

C

DY0

0

0

00

0

0

10

0

1

00

0

1

10

1

0

00

1

0

10

1

1

00

1

1

1000000011

0

0

01

0

0

11

0

1

01

0

1

11

1

0

01

1

0

11

1

1

01

1

1

100010111真值表（2）写出最小项逻辑表达式（3）化简逻辑函数，用与非门实现，画电路图&o&o&o&o&oYABCD【例题9】有一水箱由大、小两台水泵ML和MS供水，如图所示。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，水面给出低电平。现要求水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。解(1)根据工程问题抽象出逻辑问题，并作出逻辑规定(即逻辑赋值)

设：输入变量为A、B、C，输出变量为MS、ML。

A：水位高于A点为0，反之为1B：水位高于B点为0，反之为1C：水位高于C点为0，反之为1MS：工作为1，反之为0ML：工作为1，反之为0［解］（2）列出逻辑真值表A

B

CMS

ML0

0

00

0

10

1

00

1

11

0

01

0

11

1

01

1

10

01

0×

×0

1×

××

××

×1

1真值表真值表中的为约束项，（3）利用卡诺图化简：010×××1×00

01

11

1001ABCMS001×××1×00

01

11

1001ABCML（4）画逻辑电路图1&1OMSABCML【例题10】设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯组成，如图所示。正常工作情况下，任何时刻必有一盏灯点亮，而且只允许一盏灯亮。而当出现其他状态时，电路发生故障，这时要求发出故障信号，以提醒维护人员前去修理。［解］（1）首先进行逻辑抽象取红、黄、绿三盏灯的状态为输入变量，分别用R、A、G表示；取故障信号为输出变量，以Y表示。规定：灯亮时（R、A、G）为1不亮时（R、A、G）为0正常工作状态（Y）为0发生故障时（Y）为1（2）根据题意列出逻辑真值表R

A

GY0

0

00

0

10

1

00

1

11

0

01

0

11

1

01

1

110010111

真值表（3）写出逻辑函数式并化简1010011100

01

11

1001RAG（4）根据化简结果画出逻辑电路图与－或表达式与－非表达式&o&o&o&o1o1o1o&oRAGY

第三节组合逻辑电路中的竞争冒险一、竞争冒险现象及其产生原因1.竞争冒险现象前面分析设计组合电路时，都是在信号稳态情况下讨论的，实际电路工作时，信号变化需要时间，门电路对信号也产生一定的延时，而各个门的延时不尽相同，因此若干个彼此独立的输入信号就不可能恰好同时变化，即使同一信号经过不同的通路到达某个门的输入端也会有先有后，于是产生时差，这种现象称为竞争。由于竞争就有可能使电路的输出信号在变化过程中出现非正常的干拢脉冲（又称毛刺），有时会影响电路的正常工作，这种现象称为冒险现象。如图电路：AA（1）“0”型冒险A“1”“0”tpd由于存在门延迟，但由于出现负尖脉峰，在脉峰期间不满足称为“0”型冒险。如图所示电路：（2）“1”型冒险AAA“1”“0”由于传输门延迟，使门的输出出现正尖峰脉冲，电路不满足正常的逻辑关系，称为“1”型冒险。综上所述：这种短暂的毛刺信号仅仅入情入理在输入信号发生变化的瞬间，而在稳态下是不会发生的。有0出0，全1出1ABF＝AB01010“1”型冒险无冒险可见当两信号向相反方向变化时，产生冒险。ABF＝A＋B有1出1，全0出0无冒险临界竞争临界竞争二、逻辑冒险和功能冒险1.逻辑冒险BY1Y2卡诺图门2门1

从卡诺图可以观察,当输入信号ABC取值从无到有000变化到会010时,对应的稳态函数值：

F（000）＝F（010）＝1并且AC＝00没有变化，只有B信号由0变化到1，假定门1、门2有传输延迟，且时间相同，则有波形图：门延迟产生“0”型冒险其实我们将不变值AC＝00代入函数式：说明出现“0”型冒险。这种由门延迟所致冒险称为逻辑冒险。◆◆逻辑冒险的判定在卡诺图中只要两卡诺圈存在相切不相交，就有存在冒险的可能。

2.功能冒险由于多个输入信号的变化时间不一致存在的冒险现象称为功能冒险。如上例中：当输入信号从000变化到110，由卡诺图知，在稳定状态下有F（000）＝F（110）＝1但由于前级原因，A、B两信号的变化不可能绝对同时完成，会出现先后的情况（竞争），因此到达后级门的输入端时间也会有先后，当输入信号A、B、C从000变化到110可能有两种情况：ABC：（000）（110）100010（1）（2）（1）种情况对应的函数值为0，出现“0”型冒险；（2）种情况对应的函数值为1，出现“1”型冒险。三、冒险现象的检查

1.代数法如果一个函数在输入信号的某种组合下，输出函数出现或的形式，则该电路就可能出现冒险现象。

【例题1】检查如图所示电路是存在冒险［解］令B＝C＝1则F＝即该电路存在“1”型冒险。【例题2】检查如图所示电路是否存在冒险［解］令A＝B＝0则F＝说明存在“0”型冒险。

2.卡诺图法将电路的输出函数用卡诺图表示出来，如发现卡诺图中用“1”或“0”格所画卡诺圈有相切现象，说明该电路有可能存在逻辑冒险。

【例题3】用卡诺图法判断如图电路有无冒险［解］画出输出函数的卡诺图相切，存在冒险现象四、消除冒险现象的方法在组合逻辑电路中，出现的冒险现象，可能导致电路不能正常工作，因此必须避开或消除，其方法有：

1.修改逻辑设计在原电路中增加一个多余项，这样既达到消除冒险现象的目的，又不会改变原电路的逻辑功能。如在上例电路的卡诺图中，在具有相切的卡诺圈中，再画一个搭接圈将它们搭接起来。即可消除冒险现象。2.加选通脉冲3.接入滤波电容第六节译码器一、译码器（Decoder）的概念译码器是将每一组输入代码译为一个特定输出信号，以表示代码原意的组合逻辑电路。例如一个三位二进制译码器就是一个能将每一组三位二进制代码按它的原意译成对应输出信号的组合逻辑电路，其典型电路如图所示。其功能分析过程如下：（1）由组合逻辑电路推出输出端的逻辑函数：

由与非门和非门组成的三位二进制译码器典型电路（2）由逻辑函数式可推出其真值表真值表（3）逻辑功能说明这是一个能将三位二进制代码译成相应数输出的组合电路。如A2A1A0为000时，表示三位二进制数码为0，因此对应的Z0有译码信号输出；

A2A1A0为001时，表示三位二进制数码为1，因此对应的Z1有译码信号输出；依此类推：Z2、Z3、Z4、Z5、Z6、Z7均在输入相应的二进制数码时，输出为1。同一时刻，由于只可能输入一组代码，因此Z0～Z7只有一个输出为1，其余输出为0。由二极管矩阵构成的3线－8线译码器二、变量译码器变量译码器是指将n位二进制输入变量译成2n个不同输出信号的译码器。现以74138三线－八线译码器为例来说明变量译码器的逻辑电路构成、特点及应用。

1.逻辑电路

74138的内部逻辑电路如图所示。输出为反码新标准符号惯用符号74138是一个十六脚的双列直插式集成电路，（16）脚为电源VCC，（8）脚为接地端。74138引脚排列图2.74138电路的特点（1）输入缓冲级在A2、A1、A0三个输入端的后面，电路内部加了六个反相器，形成A2、A1、A0的互补信号，译码电路所需的原、反变量均由这六个门电路提供，称它们为A2、A1、A0的缓冲级。电路才处于工作状态，所以称G1、为“使能端”的控制端。（2）具有使能端（Enable）当EN＝0时，均为1，即封锁了译码器的输出，译码器处于“禁止”工作状态；当EN＝1时，译码器被选通，处于“工作”状态，由输入变量A2、A1、A0来决定的状态。由逻辑电路图可知结论：使能控制端EN＝1，译码器处于工作状态；否则EN＝0，所有的输出为“1”，译码器处于禁止状态。输出为反码，即输出“0”有效，“1”无效。74138真值表3.74138的应用（1）“使能端”的作用①消除译码器的尖峰干扰由G1、决定的EN端负脉冲的到来若提前于译码器输入的变化，它的撤除则滞后于输入的变化，就能抑制由于输入信号A2、A1、A0变化而产生的尖峰干扰。②扩大译码器应用范围若将“使能端”作为变量输入端，进行适当的组合，可以扩大译码器输入变量数。

【例题】将3线－8线译码器扩展为4线－16线译码器。解法一：两片74138译码器扩展成4线－16线译码器的连线图工作原理：当E＝1时，片Ⅰ和片Ⅱ均处于禁止态，均输出1。当E＝0时，若A3＝0，则片Ⅰ，片Ⅱ的G1＝0，因此片Ⅰ处于工作状态，片Ⅱ处于禁止工作状态。由A2、A1、A0决定的状态；若A3＝1，则片Ⅰ的，片Ⅱ的G1＝1，因此片Ⅰ不工作，片Ⅱ工作，由A3、A2、A1、A0决定解法二：高电平“1”工作原理：当输入A3、A2、A1、A0从0000～0111（0～7）时，A3始终为0，高位片不工作，低位片工作。当输入A3～A0为1000～1111（8～15）时，A3始终为1，此时高位片工作，而低位片不工作。

三、有“使能端”的译码器可构成数据分配器

1.数据分配器原理地址输入数据输入数据输出总线数据选择器数据分配器数据分配器原理2.用74138译码器作数据分配器数据分配输出数据输入地址输入A2A1A0=000D01011010工作原理：

74138译码器的“使能端”G1作为数据输入端D，将A2、A1、A0作为地址输入端，并将、接地，便构成一个8路数据选择器。此电路可根据输入地址码A2、A1、A0的不同，将数据分配到不同的输出端。如当A2A1A0＝011时，数据D的输入信号就从反相输出。其原理如下：（1）当＝D＝1（高电平）时，因为G1＝100，译码器工作，而地址码A2A1A0＝011，相应端有低电平输出（其余均为高电平1）。即＝0，（与D反相）。（2）当G1＝D＝0（高电平）时，即G1＝000，译码器不工作，电路无输出，各输出端均为1，与D反相。如果要使D的信号同相输出，有几种方法：方法一：使G1＝1，＝0，数据D从输入。方法二：使G1＝1，＝0，数据D从输入。10101010地址输入A2A1A0=000数据分配输出数据输入四、用译码器构成函数发生器译码器除可作为“数据分配器”外，还可构成“函数发生器”，用它来获得预定的逻辑函数。

【例题1】用74138译码器产生逻辑函数解：用与非门配合实现因为F1ABC

【例题2】求如图所示电路的输出函数解：0ABC“1”P1P2输入输出关系由输入、输出的关系，可得：五、码制变换译码器码制变换译码器是将一种代码形式转换成另一种代码形式的译码器。如设计一个将8421BCD码转换为十进制数码的译码器，可按组合逻辑电路一般的设计步骤进行。

1.列出十进制数码输出对应于8421BCD码输入的真值表。真值表2.由真值表写出逻辑函数表达式

3.利用复合卡诺图化简W0W1W3W2W4W5W7W6××××W8W9××00

01

11

1000011110A3A2A1A0利用复合卡诺图化简后的输出函数表达式为：4.由逻辑表达式画出逻辑电路图8421BCD码转换为十进制数码译码器的逻辑电路图5.8421BCD/DEC译码器7442新标准符号六、显示译码器在数字系统中，如数字仪表、数字钟等，常需将测量数据和运算结果用十进制数码显示出来，译码显示电路的功能是将输入的BCD码译成能用于显示器件的十进制数的信号，并驱动显示器显示数字。译码显示器通常由译码器、驱动器和显示器三部分组成，结构方框图如图所示。译码器驱动器显示器BCD码

1.数字显示器（简称数码管）数码管有半导体数码管、液晶数码管和荧光数码管。下面以半导体七段数码管为例，说明显示器的工作原理。gTS574集成器件（共阴极半导体发光二极管七段显示器）oooooooooabcdefgh83124679105

管脚与内部电路示意图（共阴极高电平的线段发光）1

2

3

4

510

9

8

7

6habGNDfghcGNDdeTS547显示器

2.译码/驱动器显示器需译码/驱动器配合才能完成其显示功能。与TS547显示器相配合的典型七段译码/驱动器为7448，其集成芯片引脚图、图示符号及功能真值表P113（表5.6.4）所示。惯用符号新标准符号BCD－七段显示译码器7448的逻辑图用7448驱动BS201的连接方法有灭零控制的8位数码显示系统在整数部分把高位的与低位的相连，在小数部分将低位的与高位的相连就可以把前、后多余的零熄灭。七、用译码器设计组合逻辑电路

【例题】试用3线－8线译码器74LS138设计一个多输出的组合逻辑电路。输出的逻辑函数式为解：首先将给定的逻辑函数化为最小项表达式，令74LS138的输入A2＝A、A1＝B、A0＝C，则它的输出就是上式中的。上式表明，只需在74LS138的输出端附加4个与非门，即可得Z1－Z4的逻辑电路。第七节编码器为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示，这就是编码的含意。在二值逻辑电路中，信号都是以高、低电平的形式给出的。因此，编码器的逻辑功能就是把输入的每一个高、低电平信号编成一个对应的二进制代码。编码器的功能正好跟译码器的功能相反。现以8421BCD码编码器为例，来说明其设计过程和工作原理。

1.列出简化真值表理论上讲，十个输入变量共有210＝1024种组合，但作为8421BCD码编码器来说，D0～D9十个输入变量分别表示一位“0”～“9”的十进制数字，因此它们中任何时刻仅允许一位有效，符合这种条件的输入组合只有如真值表所列的十种，其余输入组合均为无关项。8421BCD码编码器真值表2.由真值表写出逻辑表达式3.画出逻辑电路图（1）用拔盘和与非门构成8421BCD码编码器2.用与非门和或非门构成8421BCD码编码器（C304）二、优先编码器1.74147优先编码器优先编码器对所有输入位预先设置了优先权级，当输入中出现两位或两位以上同时有效的情况时，其中优先级高的输入位起作用，其余位被忽略，从而保证了编码器工作的可靠性。

74147是一个典型的8421BCD码优先编码器，其输入信号和输出信号均用反码表示。

74147的输入中，优先级从到逐级递增，即的优先级最低，的优先级最高。如当输入中

有效（为“0”）时，无论是否有效（在真值表中用“×”表示），编码器均按编码，使输出为对应“9”的8421BCD码的反码“0110”。真值表反码输出二－十进制优先编码器74LS147的逻辑图惯用符号新标准符号2.74148优先编码器

74148是一个八线——三线优先编码器。在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。8线－3线优先编码器74LS148的逻辑图如果不考虑由门G1、G2、G3构成的附加控制电路，则编码器电路只有图中虚线框以内的这一部分。为拓展电路的功能和增加使用的灵活性，附加了由G1、G2、G3构成的附加控制电路，由逻辑电路图可写出输出的逻辑表达式：选通输出端：表明，只有当所有的编码输入端都是高电平（即没有编码输入），而且IE＝1时才是低电平。因此，的低电平输出信号表示“电路工作，但无编码输入。使能输出端：说明只要任何一个编码输入端有低电平信号输入，且IE＝1，即为低电平。因此，的低电平输出信号表示“电路工作，而且有编码输入”。74LS148（八线——三线）优先编码器符号74LS148的扩展应用（16线－4线优先编码器）：高位片低位片使能输入74LS148（1）74LS148（2）&&&&

【例题】某医院有一、二、三、四号4间病房，每间设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。现要求当一号病室的按钮按下时，无论其他病室的按钮是否按下，只有一号灯亮。，当一号病室的按钮没有按下而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的按钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下而按下四号病室的按钮时，四号灯才亮。试用优先编码器74LSI48和门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。解：以分别表示按下一、二、三、四号病房按下按钮给出的低电平信号，以Y1、Y2、Y3、Y4表示一、二、三、四号灯亮的信号。画逻辑电路图Y4Y3Y21O1O&&&&Y1VCC74LS148

第八节数据选择器一、数据选择器的功能和电路分析数据选择器又称多路转换器或多路开关，（Multiplexer,缩写MUX)。它是将多路输入数据在地址输入信号控制下，有选择地传送到输出端的过程称为数据选择。

1.74151数据选择器

74151是一个中规模集成电路构成的八选一数据选择器。

74151是一个16脚的芯片，其中（16）脚为电源VCC，接地脚GND（8）。其余引脚符号如下图。74151惯用符号74151选择器逻辑电路图输出数据输入选择输入与或门使能74151数据选择器真值表2.74151数据选择器工作原理当使能端＝1时，与或门的各个与单元被封锁，与或门输出Y＝0，此时数据选择器与任何输入数据无关。使能端＝0时，与或门各与单元被开启，与或门输出Y与输入数据D0～D7的逻辑关系为：mi－第ｉ个最小项Dｉ－第ｉ个输入数据3.74153双四选一、74150十六选一数据选择器一般来说，若地址选择输入有n位，便可实现2n选一，其输出为：

二、数据选择器的典型应用

1.数据传送－－多位并行输入的数据转换成串行数据输出如图十六选一的数据选择器74150并行输入D0～D15十六个数据，当选择输入A3A2A1A0的二进制数码依次由0000递增至1111，即其最小项由m0逐次变到m15时，16个通道的数据便依次传送到输出端，转换成串行数据。这种数据传送方式称为：并行/串行转换。并行输入数据转换成串行输出2.函数发生器—实现某种逻辑函数的功能部件主要用作函数发生器。因为数据选择器的输出函数表达式Y＝∑（miDi）本身表示了一个与或函数，主要将适当的数据或变量赋给地址选择输入端和数据输入端，就可实现特定的函数。下面我们以例题形式来介绍：

【例题1】用八选一数据选择器74151实现三变量函数.解：先将原始函数转换成标准与或式令地址输入端A2＝A，A1＝B，A0＝C，则

D0＝D1＝D3＝D5＝D6＝D7＝1，D2＝D4＝0此时，数据选择器的输出Y与所需函数的输出F完全一致。据此可画出如下图所示的电路连接图。用74151实现三变量函数【例题1】用74151实现一个四变量函数

F（A，B，C，D）＝∑m（0,2,7,8,13）解：令A2＝B，A1＝C，A0＝D，

D0＝1，D1＝D3＝D4＝D6＝0

D2＝D7＝A此时，输出函数Y便与所需函数的输出F完全一致，据此可画出电路连接图。用74151实现四变量函数【例题2】分别用8选1数据选择器74151和16选1数据选择器74150实现以下函数：

F（A，B，C，D）＝AB＋CD［解］①用8选1数据选择器实现。则

F＝1·m3＋A·m4＋A·m5＋A·m6＋1·m7

令D3＝D7＝1，D4＝D5＝D6＝A

D0＝D1＝D2＝0或者令前3位变量ABC为地址码，最后1位视为数据。则令D1＝D3＝D5＝D，D6＝D7＝1

D0＝D2＝D4＝0②用16选1数据选择器实现令D3＝D7＝D11＝D12＝D13＝D14＝D15＝1

D0＝D1＝D2＝D4＝D5＝D6＝D8＝D9＝D10＝0则电路连接图【例题3】用八选一数据选择器实现函数［解］（1）由函数式输入变量个数确定数据选择器的规模。因为L（A，B，C）为三变量，可选用74151数据选择器。（2）写出函数式的最小项与或表达式，并与数据选择器的输出式相比较：而Y=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6+m7D7比较可得：

D2＝D4＝0

D1＝D3＝D5＝D6＝D7＝1（3）画出电路图【例题4】用八选一数据选择器74151实现逻辑函数

F（A，B，C，D）＝∑（0，2，7，8，13）［解法1］这是用3位选择输入的多路开关实现4变量的函数发生器。（1）将A作为数据输入，而B，C，D作为选择输入变量，改写成最小项表达式并与选择器输出式相比较：而Y＝m0D0＋m1D1＋m2D2＋m3D3＋m4D4＋m5D5 ＋m6D6＋m7D7比较得：D1＝D3＝D4＝D6＝0

D0＝1

D2＝D7＝A

D5＝A（2）画出电路图第九节全加器一、半加器数字系统不仅要传送信息，更重要的是处理数据信息，如计算机就要对数据进行算术运算和逻辑运算，其中逻辑运算从广义来看也是算术运算，算术运算和逻辑运算是计算中央处理器CPU的基本功能，这个基本功能由称之为全加器的组合逻辑电路完成。全加器的基础是半加器。半加器是不考虑低位进位数的加法运算部件。加法运算即半加器运算为

0＋0＝0

0＋1＝1

1＋0＝1

1＋1＝0并向高位进一位。其真值表为。真值表逻辑表达式：本位和S的逻辑表达式进位数C的逻辑表达式C＝AB（1）用与非门实现(2)画逻辑电路图（2）用异或门实现2.全加器考虑低位进位数Cｉ－1的加法运算称之为全加器，如果被加数为A＝An、An－1、An－2、…A2、A1，加数为B＝Bn、Bn－1、Bn－2、…B2、B1，则运算过程可用下面的形式来表示：其中第ｉ位的被加数Ai和加数Bi及相邻低位来的进位Ci－1三者相加，得到本位的和数Si及向相邻高位（i＋1）位的进位Ci。1.全加器真值表全加器真值表2.卡诺图1111AiBiCi-10001111001Si1111AiBi0001111001CiCi-13.全加器逻辑电路图Ci－1CiSiBiA