数字电子技术练习题及答案_第1页
数字电子技术练习题及答案_第2页
数字电子技术练习题及答案_第3页
数字电子技术练习题及答案_第4页
数字电子技术练习题及答案_第5页
已阅读5页,还剩10页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

案一、填空题1、(238)11101110)EE)。(110110.01)36.454.25)。102216102、德•摩根定理表示为

B

)

=(

B

)3、数字信号只有(两)值,分别表示为(0和(14、异或门电路的表达式(

AB

);同或门的表达式(

)。5、组成逻辑函数的基本单元是(最6、与最小项相的最小项(

)

AB

)和(。基本逻辑门(与(非三种合门与非门门非)和(异)最简与或式的定义是乘积项的(个最少乘项中相乘的(变数也最)与表式11在正逻辑的约定下示高电平低平逻的约定下示低平高一般门输出不直连,实现线与(填“”“能)三态门的三种可能的输出状态(高电平)、(低平和高态)。实现基本和常用逻辑运算(子)称逻辑门电路,简称门电路。在TTL三、OC门非门、异或门和或非门电路中,能实“”辑能的门为OC门现总线连接方式的的门为态T与非门的多余输入端不能接(电平。真值表是将输入逻辑变量的(所有可能取值)与相应的(输变量函数值)排列在一起而组成的表格。19组合逻辑电路是指任何时刻电路的稳定输出,仅仅只决定于刻各个输入变量的取用文字或者数码表示特定对象的过程叫编码特定含义翻译出来的过程码在几个信号同时输入时,只对优先级别最高的进行编码叫做(优码两个1进制数相加,叫做半器同的数来低的位者加叫全器22比较两个多位二进制数大小是否相等的逻辑电路,称数较。半导体数码显示器的内部接法有两种形式:阳)接法和共阴极法对共接的光极数显示器,应采()平驱动的七段显示译码器。能够将(1个)入数据,根据需要传送到(m个)出的意个出的路叫数分器。在多路传输过程中,能够根据需要将(其中任意一路挑选出来的电路,叫做数据选择器,也称为多路选择器或多路开关。触发器又称为双稳态电路,因为它具有(两)的状态。根据逻辑功能不同发可分RS触器发器发器触)’触发器)根据逻辑结构不同,触发器可分为(基发器步触发器)边触发器)等。器在=00时保能JK=11时具翻功JK时置)功能;JK时具置1)。触器有持01)(翻)逻功触具有(置0)置1)辑功能RS发器具有(保0)置1的逻辑功能。触具有(持和(翻转)逻功T触发器具有(翻)的逻辑功能。边沿触发器具有共同的动作特点,即触发器的次态仅取决信(上或下降沿到刻输入的逻辑状态,而在这时刻之前或之后,输入信号的变化对触发器输出的状态没有影响。基本RS触的特性方程是(Qn束是(触器特方是(

n

JQ

n

KQ

n

的性方程

Q

特性方程

n

n

TQ

n

’器的特性方程是(Qn时序逻辑电路的逻辑功能的特点是任何时刻电路的稳定(输和该的输入信号)有关,而且还取决于(路原来的状态时序逻辑电路一定包含有作为存储单元的(触器电路中可以没有(组)电路,但不能没有(触器时序逻辑电路的逻辑功能通常可逻辑表达式时)等方式描述。时序逻辑电路按触发器时钟端的连接方式不同可以分同序逻辑电路)(异步时序逻辑电路)类。36可以用来暂时存放数据的器件称(寄器。寄存器分为(基存器)和(移寄器)种。37若ROM有5根址输入线,有8根据输出线,则ROM字线数为(32的量为(25638把移位寄存器的(输以方式馈送到)串行输入端即得到(移存器型)器。一个十进制加法计数器需要由(4)JK触组成。RAM与ROM比其优点是(读写方便,使用灵活是(掉失信息顺序脉冲发生器可分成(计)(位型)类。555定时器由(分较器本RS发器管开关)(输出缓冲器)分组成。施密特触发器有两个稳定状态(“0”态和“”态持换完全取决于(输压的大小44单稳态触发器状态有一个(稳态)个(暂态45多谐振荡器是一种(激振荡电路,它没有(稳两暂态需要外加触发信号,就能自动的输出(矩形)脉46石英晶体多谐振荡器的振荡频率仅决定于晶体本身(振频率),与路

)的数值无关。转是把(拟量)转换为(数量)换器转是把(数字量转换为(模量)转器衡量D/AA/D转性能优劣的主要指标都是(转度和(转度A/D转程四个步骤的顺序是(采样持化码二、选择题1、数字电路中使用的数制是(A、进、进制、六制D、制2、二进制数1111100.01应的十进制数(D。A、140.125B、125.50C、136.25、124.253、十进制数127.25应的二进制数(A)。A、1111111.01、10000000.1C、1111110.01、1100011.114、将二进制、八进制、十六进制数转换为十进制数的共同规则是(

CA、十余、十整C按权展开D、上均可5、标准与或式是由(D)构成的逻辑表达式。A、大之B最小项之积C大项之和最小项之和=1=1=1=16、函数

FD

的最简与或式

C

)A、AB

B、

ABD

CD、07个可以构成()最小项。A、nBC

D、2-18、若输入变量、B全1输出=0则其输入与输出关系)。A、B非、D、9、标准与或式是由()成的逻辑表达式。A、项或、小相、大相D、项相与10以下表达式中符合逻辑运算法则的是(D)A、C·C=C

CD、A+1=111下列逻辑式中,正确的是(AA、

A

+=1

C

·=0

D、

·=112、A)A、AB、BCC、(A+B)D、A13YABACBCYAB两的系(A)。A、Y、2214同或逻辑应的逻辑图是(A≥1AZBBB

≥1

ZA、、

CD、15有三个输入端的或非门电路,要求输出高电平,其输入端应)。A、部高平、少一个端为高电平C、为低电平D、少一个端为低电平16具有“线与”逻辑功能的门电路(。A、态、电开门C与门D或门17对于负逻辑而言,某逻辑电路为与门,则对于正逻辑而言,该电路C。A、非、非C门D与门18集电极开路OC门使用时须(B)间接一电阻。A、出地、出电、出输19.个两输入端的门电路,当输入为和,输出不是1的是A、非、非C或门20若在编码器中有50个对象,则要求输出二进制代码位数B位A、5、6C、10D、5021如需要判断两个二进制数的大小或相等,可以使()电路。A、码B、器C、选择器、据较22八输入的编码器按二进制编码时,输出端的个数是(BA、2个B3个C、4个、823和数据分配器使用相同型号MSI的合逻辑电路(A。A、码、码C据选择器、据较24组合逻辑电路消除竞争冒险的方法A)和B)。A、改辑计、输出端接入滤波电容C、加缓冲电路D屏蔽输入信号的尖峰干扰25数据分配器输入端的个数B)A、2个B、1个、4个、826一片容量为1024节的存储器,表示()存储单元。A、1024、4、4096D、827下列触发器中存在约束条件的(A)A、触器、发器、D触、T触器28触在时钟脉冲的作用下,如果要Q

n

n

,则输入信号为。A、=1=1B=0,=1、=0=0D、=1=029触的约束条件(DA、R+S=1B、、=1D、30、JK触器欲在CP作保持原状态,则的是D。A、JK=11、JK=10、JKD=0031、Mealy型逻辑电路的输出(C。A、与路现有、与电路的输入有关C、路的现态和电路的输入有关D、电路的现态和电路的输入无关若位二进制加法计数器当前的状态是0111,一个输入时钟脉冲后,其内容变A、0111、0110CD、0011A、0011、1000CD、001134下图所示为某时序逻辑电路的时序图,由此可判断该时序电路具有的功能A)。A、进计器B、进制计数器C四进制计数器D、进制计数器CP01235构成同步二进制计数器一般应选用的触发器是(CA触B、R-S触、J触36构成四位寄存器应选用(BA、2个器;B、4发器C个发器37需(B)片74LS161构六进计器A、1片B、2片、3片、438构成的施密特触发器的回差电U为D。ABCD、VCC/339能起到定时作用的触发器C。A、密触器B、稳态触发器C单稳态触发器D、谐振荡器40对电压、频率、电流等模拟量进行数字处理之前,必须将其进B。A转B转直接输入随意

)三、计算题1、将十进制数63.125换为二进制数和八进制数。解:(63.125)(111111.001)=10

82、将二进制数1111100.01转十六进制数和十进制数。解:(1111100.01)(7C.4)=25)216103、型号为2764EPROM地线为位线为,算它的容量。解其容量为13×8=8192×8=8×1024×8=8K×8四、逻辑函数式变换1、用公式法将下列逻辑函数式化简为最简与或表达式YBBC1ACACABBCAB3解:ACBBBCACBCB)BCA1B)A)BAC)ABBACBACAC)BAABACAB增的ACABC多可AC并ABABCABBCBAB(B2、列逻辑函数式展开成最小项表达式YA(B)4YABCAYA)()解:YA(B))AA()A)BCABABC.567)YAB(CC)A)BC)CABCABCABCABCABCABC3567)A(AB)()AB)(B)AB)())ABACAB()BABABC6五、用卡诺图化简法将下列函数化简为最简与或表达式AA700YA,B,C,D357)解:AB

CD

00011110

AB

CD

00

01

11

10000

111

001

×

×

1010000

01

1

×

×

1110

000

11

0

1

×

0101

10

0

1

×

0BCABA六、作图题1、及、波形如图1所试对应画出

A的波形。图2、边沿触发器及、、K波形如图2所试对应画出

的波形。图3、边沿触发器及的形如图3所试对应画出

的波形。图4、电路及、B和CP的如图4所,试画出端波形,设触发器的初始状态。CP

=1

CPCP

解:∵

DAB

图,故根据、B波形异或可先画出触器D端形然再据的波形画出D触发器的Q端。如图4右所5、已知触电路和B和CP的如图5所,试画出触器的波形,设触发器的初始状态=0解:∵==,根A的相与可先画出JK触的、波形,然后再根据、K端形画出JK发器的Q端形如5图所示。

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论