第7章半导体存储器

1主要内容：1.各种半导体存储器的原理和特点2.存储器的扩展3.用存储器设计组合逻辑电路第七章半导体存储器27.1概述7.2只读存储器（ROM）7.3随机读写存储器（RAM）7.4存储器容量的扩展7.5用存储器实现组合逻辑3半导体存储器是一种能存储大量二值信息的半导体器件。存储器（Memory）与寄存器（Register）的区别寄存器内部由触发器构成，存储容量小。例如1K需要1024个触发器存储器存储容量大，例如目前动态存储器的容量可达32G字节/片，其内部结构与寄存器完全不同。7.1概述因为半导体存储器的存储单元数目极其庞大而器件的引脚数目有限，所以在电路结构上就不可能像寄存器那样把每个存储单元的输入和输出直接引出。为了解决这个矛盾，在存储器中给每个存储单元编了一个地址，只有被输入地址代码指定的那些存储单元才能与“公共的输入/输出引脚”接通，进行数据的读出或写人。按存取功能分按制造工艺分双极型MOS型功耗低，集成度高存储器的分类只读存储器（ROM）：ReadOnlyMemory随机存储器（RAM）：RandomAccessMemory57.1概述7.2只读存储器（ROM）7.3随机读写存储器（RAM）7.4存储器容量的扩展7.5用存储器实现组合逻辑67.2只读存储器(ROM)三态控制地址译码存储矩阵输出缓冲地址输入数据输出结构框图7.2.1掩膜只读存储器710101011000111000111101110001001地址译码A1A0D0D1D2D3D4D5D6D7输出缓冲器EN’W0W1W2W3存储矩阵：由存储单元排列而成，每个存储单元能存放一位二值代码，每一组存储单元有一个对应的地址代码。地址译码：将输入的地址码进行译码，在存储矩阵中找到对应的存储单元，并把其中的数据送到输出缓冲器。输出缓冲：提高带负载能力；实现三态控制，便于总线连接。半导体二极管的开关特性二极管具有单向导电性，在数字电路中表现为一个受外电压控制的开关。外加正向电压时，D导通；UD=0，相当于一个闭合的开关。EDIUDEIU外加反向电压时，D截止；I反=0，相当于一个断开的开关。EDI反UDEI反U二极管存储器9二极管与门VCC=5VR=3KD1ABFD2设：VIL=0V，VIH=3V，二极管正向压降忽略不计分析：D1、D2都导通D1导通，D2截止D1截止，D2导通D1、D2都导通若定义1表示高电平，0表示低电平，则得真值表ABF000010100111结论：该电路实现了与的关系，为与门ABF0V0V0V0V3V0V3V0V0V3V3V3VABFVIL：InputLowVotageVIH：InputHighVotage二极管或门设：VIL=0V，VIH=3V，二极管正向压降忽略不计分析：D1、D2都截止D1截止，D2导通D1导通，D2截止D1、D2都导通若定义1表示高电平，0表示低电平，则得真值表ABF000011101111结论：该电路实现了或的关系，为或门ABF0V0V0V0V3V3V3V0V3V3V3V3VRD1ABFD2ABF111.地址译码器由二极管与门构成二极管存储器2-4线译码器EN’D3D2D1D0d3d2d1d0VCCA1A0地址译码存储矩阵输出缓冲W0W1W2W311A’1A’02.存储距阵由二极管或门构成EN’D3D2D1D0d3d2d1d0存储矩阵输出缓冲W0W1W2W33.输出缓冲器由三态门构成EN’=0时，Di=di，EN=1时，输出呈高阻态。EN：EnableA1A0为地址线，W0W1W2W3为字线，D3D2D1D0为位线。在每一个地址上，存放着一个四位数。0111001011011010地址译码A1A0D0D1D2D3输出缓冲器EN’W0W1W2W3地址线字线位线A（Address），W（Word），D（Data）14二极管的位置与数据的关系当字线与位线的交叉点上有二极管时，数据为1；无二极管时，数据为0。数据存入厂家根据用户需要，在有些点做上二极管，有些点不做，就把数据存入存储器了。EN’D3D2D1D0d3d2d1d0存储矩阵输出缓冲W0W1W2W315制作工艺：掩膜，光刻特点：由厂家写入数据，不可更改；掉电不丢失数据。一个二极管存放1位信息，故集成度高，可存放大量信息。存储器容量：所存储的二进制数的位数。即字数×（位数/字）。设地址线为n条，数据线（位线）为m条，则字数=2n，位数/字=m。存储容量=字数×位数/字

=2n×m(bits)。10101011000111000111101110001001地址译码A1A0D0D1D2D3D4D5D6D7输出缓冲器EN’W0W1W2W3上图中存储容量=22×8(bits)。D0D1…

Dm-1EN'A0A1…An-1

1K=210=10242K=211=20481M=1K*1K=210*210=22017源极S漏极D栅极GDGS当G为高电平时，开关导通当G为低电平时，开关断开MOS管存储器MOS管的开关特性（N沟道MOS管）源：Source漏：Drain栅：GridMOS管存储器存储矩阵的工作原理当W0=1，W1W2W3=000时，d3d2d1d0=1010，D3D2D1D0=0101地址译码器，存储矩阵，输出缓冲器均用N沟道MOS管构成故有MOS管的点数据为1，无MOS管为0。01011010010011101EN1EN1EN1END3D2D1D0VDDEN’W0W1W2W3d3d2d1d0若字线为0，则其控制的所有NMOS管均截止，对位线无影响；若字线为1，则其控制的所有NMOS管均导通，漏极（di）为低电平，而无NMOS管处，di为高电平；以W0为例等效电阻字线位线VCC原理：所有字线和位线间接有带熔断丝的三极管熔断丝不熔断，相当于有二极管熔断丝熔断，相当于无二极管出厂的PROM熔断丝均未熔断，即每个单元存储的都是1。用户可根据需要，借助一定的编程工具，将某些存储单元上的熔丝用大电流烧断，该单元存储的内容就变为0，此过程称为编程。7.2.2可编程只读存储器（PROM）PROM特点：由用户一次性写入数据，不能修改，只能读出。

掉电不丢失数据。d3d2d1d0W0W1W2W3熔丝烧断后不能再接上，故PROM只能进行一次编程。20当W0=1时，d3和地之间是断开的，d3=1，D3=0；d2和地之间是接通的，d2=0，D2=1；如果在W和D之间接上一个特殊的MOS管，用户可以控制其和地之间的通断，实现数据1、0的存储，并且其通断是可以重复设置的，则解决了擦除、重写的问题。7.2.3可擦可编程只读存储器问题：为什么有MOS管的位置相等于存1，无MOS管的位置相当于存0？1EN1EN1EN1END3D2D1D0VDDEN’W0W1W2W3d3d2d1d0等效电阻211EN1EN1EN1END3D2D1D0VDDEN’W0W1W2W3每个节点上都有MOS管，若使其全部截止，则数据全为0。在需要写1的位置，使管子导通，则数据为1；不需要写1的位置，使管子保持截止，则数据为0。三种可擦除可编程ROMEEPROM：电擦除ROMEPROM：紫外线擦除ROMFLASH：闪存ROM22一、EPROM总体结构与掩膜ROM一样，不同之处在于存储单元，即字线与位线上接的器件是叠栅MOS管(SIMOS)且每个节点上都有管子。D3D2D1D0VDDW0W1W2W3如图所示，出厂时，所有管子都是导通的，所有数据全为0叠栅注入MOS管(SIMOS)结构漏极源极控制栅，有电极浮栅，无电极N沟道SIMOS管衬底衬底：P型半导体中有大量带正电荷的空穴和少量带负电荷的自由电子；漏区：N型半导体中有大量自由电子和少量空穴。P型半导体和N型半导体交界处形成PN结。源区漏区源：Source漏：Drain栅：Grid氧化层24PDSNNGC控制栅①信息存储原理若浮栅上无电子，则在GC上加正电压，衬底表面将感应出大量电子，形成导电沟道，DS间可导通，对应数据0若浮栅上有电子，则在GC上加正电压，由于该电压与浮栅上的电子有抵消作用，故衬底表面将感应出少量电子，不能形成导电沟道，DS间不可导通，对应数据1PDSNNGC控制栅++初始状态，浮栅上都没有电子，所有数据全为025

②怎样在浮栅上注入电子(写入信息)在DS间加高电压（如25V），使漏极与衬底之间的PN结产生雪崩击穿，产生大量的高能自由电子。同时在控制栅上加正高压脉冲（25V，50ms），在此强电场的作用下，电子穿过很薄的SiO2，堆积到浮栅上。③怎样去掉浮栅上的电子(擦除信息)紫外线照射10～30分钟，浮栅上的电子获得能量，返回PN结。PDSNGC+-+VGG

N将DS间高压撤掉后，电子没有放电通道，只能待在浮栅上，70％以上的电荷能保存10年以上。为方便照射，芯片的封装外壳装有透明的石英盖板，平时应封上以免日光照射使信息丢失。

PDSNGC

N26用紫外线灯照射使所有存储管的浮栅电子逃逸。数据擦除需在专用的擦除器上擦除D3D2D1D0VDDW0W1W2W3擦除过程：特点：一次全部擦除，所有存储单元全部擦成0。在存1的存储单元写1，即向对应存储管浮栅注入电子根据存储单元电路结构，写入时要一个字一个字的写，较慢。数据写入需在专用的编程器上完成D3D2D1D0VDDW0W1W2W3②25V，50ms，吸引电子①+25V，击穿①+25V，击穿写入过程：①在要写1的位线上加25V电压，促使雪崩击穿；②在字线上加高压脉冲，吸引电子到浮栅上。例：W0=1010；28EPROM特点：可擦除，用紫外线擦除器擦除（20~30分钟），全部擦成0。可写入，用专用编程器写入，一个字一个字写入，速度较慢。正常工作时可随机读，但不能写。掉电不丢失数据。29Intel公司的2716芯片（2K×8位=16K位EPROM）VPPVCC功能表VPP编程电源端，对应漏极PD/PGM低功耗编程控制端，对应控制栅极2732A（4K×8） 2764（8K×8）27128（16K×8） 27256（32K×8）CS’

即输出缓冲器使能端字线Wi二、E2PROM用电气方法擦除和编程的只读存储器。存储单元采用浮栅隧道氧化层MOS管（Flotox管）写入的数据在常温下至少可以保存十年，擦除/写入次数为１万次～10万次。保护管Flotox管出厂时，每个管子浮栅上都有电子31Flotox管的结构和符号GCPDSNN浮栅和漏区有部分重叠区，故漏区中的自由电子可以到达浮栅。重叠区的氧化层非常薄，称为隧道区。当GC与D之间加高压时(可正可负)，薄氧化层被击穿，形成导电隧道，漏区自由电子可以到达浮栅(GCD间加正电压)，浮栅自由电子也可以到达漏区(GCD间负电压)，因此写入和擦除都可以通过电信号来实现。-++-工作原理：32如此一来，为了提高擦、写可靠性，保护隧道区超薄氧化层，Flotox管作存储单元时，需附加一普通MOS管。Flotox管要求隧道区面积很小以便使隧道电容小，能够分得较大电压击穿隧道区因此EEPROM的缺点是集成度收到限制。（2个管存放1位信息，是EPROM的2倍）GcDCfDCcfVGD字线Wi33向所有存储管浮栅注入电子，即所有存储单元全部擦成1。根据存储单元电路结构，擦除时要一个字一个字的擦。较慢。在字线加20V脉冲（通过地址译码），以使V2导通。在位线加0V电压，在控制栅加20V脉冲，电子通过隧道区被吸引到浮栅。擦除过程：0V20V，10ms20V，10ms吸引电子到浮栅字线Wi34写入过程：在需存0的存储单元写0，即使对应存储管浮栅放电。根据存储单元电路结构：写入时也要一个字一个字的写。较慢。由于擦除和写入时需要加高电压脉冲，而且擦、写时间仍较长（10ms脉冲，且要一个字一个字擦写），所以在正常工作状态下，仍然只能工作在读出状态，作ROM使用。在字线加20V脉冲（通过地址译码），以使V2导通。在控制栅加0V电压，在需要写0的位线加20V脉冲，电子通过隧道区离开浮栅。0V20V，10ms20V，10ms吸引电子离开浮栅字线Wi35EEPROM特点：可电擦除，可写入，一般是在专用编程器上进行擦除写入。也可以实现在系统编程，即在工作电路板上进行擦除写入，但是需要在停止工作的情况下进行擦除和写入。擦除和写入都需要一个字一个字地进行。擦除时把整片数据全擦除，然后再重新整片写入。正常工作时只能读（随机读），但不能写。掉电不丢失数据。Intel公司的两种EEPROM芯片：2816 E2PROM芯片

2K×8；2817A E2PROM芯片2K×8；367.2.4快闪存储器（Flash）结合了EPROM和EEPROM的优点：采用单管结构用电信号擦除存储管与EPROM中的叠栅MOS管结构相似，同时保留了EEPROM用隧道效应擦除的快捷特性。结构特点：电子从浮栅上逃逸的隧道区在源区和浮栅之间。浮栅和衬底间氧化层很薄，浮栅与源区重叠部分面积很小。出厂时，所有的浮栅都没有电子37写入过程：利用雪崩注入方式充电（与EPROM相似），在存1的存储单元写1，即使有关存储管浮栅充电在DS间加高电压（6V），使PN结产生雪崩击穿，产生大量的高能自由电子。同时在控制栅上加正高压脉冲（12V，10us），将电子吸引到到浮栅上。根据存储单元电路结构：写入时也要一个字一个字的写。较慢。+-6V击穿0V12V，10us，吸引电子Wi位线38擦除过程：利用隧道效应放电（与E2PROM相似），擦成0。根据存储单元电路结构：擦除时可使字线为0的存储单元同时被擦除，存储单元划分成几个区，每次擦一个区，擦除速度快。0V在源极加正脉冲，控制栅接0V，电子通过隧道离开浮栅。0V12V，100ms吸引电子离开浮栅Wi位线39Flash特点：擦、写不需要在专用编程器上进行，擦写控制电路集成在存储芯片内。通过升压电路将工作电压升高至编程电压值，以进行擦、写。一般是在停止工作的情况下进行擦除和写入。擦除以块为单位，写入以字为单位。正常工作时只能读（随机读），但不能随机写。掉电不丢失数据。由于浮置栅下面的氧化层极薄，经过多次编程以后可能发生损坏，所以目前快闪存储器的编程次数是有限的，一般在10000-100000次之间。随着制造工艺的改进，可编程的次数有望进一步增加。40Flash存储器的应用FlashMemory又分为NORFlash和NANDFlash，前者地址线和数据线分开，使用简单，速度快，可做手机内存，但容量小；后者地址线和数据线共用，但使用复杂，速度慢，但容量大同学们可自行上网查阅有关介绍。自从20世纪80年代末Flash储器问世以来，便以其高集成度、大容量、低成本和使用方便等优点而引起普遍关注。应用领域迅速扩展，它不仅取代了从前普遍使用的软磁盘。而且有可能在不久的将来成为较大容量磁性存储器(例如PC机中的硬磁盘)的替代产品。目前使用的U盘，数码产品中的存储卡均为Flash。417.1概述7.2只读存储器（ROM）7.3随机读写存储器（RAM）7.4存储器容量的扩展7.5用存储器实现组合逻辑42特点：在工作时可以随时从任何一个指定地址读出数据，也可以随时将数据写入任何一个指定的存储单元中去。（在任意时刻对任意地址快速读或者写）掉电丢失数据。7.3随机存取存储器RAMRAM：RandomAccessMemory，也称为随机读写存储器。RAM静态RAM（SRAM）动态RAM（DRAM）437.3.1静态RAM（StaticRAM）一、SRAM的结构和工作原理结构框图行地址译码存储矩阵读写控制电路列地址译码A1AiAi+1An+1……I/OR/W'CS'存储矩阵中的存储单元按行列结构排列；由行地址译码器和列地址译码器分别选中行线和列线，则可选中一组存储单元；读写控制电路控制数据的读出和写入。当R/W'=1时读出当R/W'=0时写入与ROM不同之处在于输出缓冲器部分改为读写控制器，数据线是双向的。另外地址译码分为行地址译码和列地址译码。I/O（Input/Output），R/W（Read/Write），CS（ChipSelect）1024×4位RAM(2114)结构图★行线Xi列线Yi45存储容量210字×4位/字=1024×4=4096bR/W'=1，输入一组地址码，则相应存储单元中的数据从I/O3~I/O0被读出。R/W'=0，输入一组地址码，则相应存储单元中的数据从I/O3~I/O0被写入。CS'=0时，选中该片符号I/O0I/O1I/O2I/O3CS'R/W′A0A1A92114…CS'=1时，未选中该片，数据不能读出或写入，I/O端呈高阻态。二、SRAM的静态存储单元1.NMOS型静态存储单元T5、T6是存储单元的门控管，由行线Xi控制；T7、T8是一大列存储单元共用的门控管，由列线Yj控制；T1~T4构成SR锁存器，Q、Q'互相保持；当Xi=1，Yj=1时，T5~T8均导通；CS'=0时，G1、G2打开。&&XiYjVDDT3T1T2T4T5T6T8T7BjB'jI/OR/W'CS'QQ'A1A3A2G1G2写读VDDQQ'RR1047读出：R/W'=1，A1

导通，A2、A3断开数据输出I/O=Bj=Q掉电时，整个电路无法工作，数据全部丢失。CS'=1时，A1、A2、A3断开，数据不能读或写，I/O端呈高阻态。写入：R/W'=0，A2、A3导通，A1

断开数据输入Q=Bj=I/O；Q'=Bj=I/O'并保持&&XiYjVDDT3T1T2T4T5T6T8T7BjB'jI/OR/W'CS'QQ'A1A3A2G1G2写读1（0）0（1）2.CMOS型、双极性静态存储单元功耗低，可由备用电池供电保存数据，缺点是制造工艺复杂。速度快，但功耗大。常用的静态RAM有以下几种型号容量21141K×4位61162K×8位62648K×8位静态存储单元NMOS六管CMOS六管BJT管49读写控制用两条线507.3.2动态随机存储器DRAM（DynamicRAM）静态RAM的缺点：管子多，功耗大，集成度低

优点：速度快，使用方便（不用刷新）动态RAM利用MOS管栅极电容的电荷存储效应存储信息，需要定期给电容补充电荷，即刷新。以单管为例介绍动态存储单元四管三管单管51工作原理写入：X=1，T导通，位线B上的数据经过T存入CS（充电）。

T断开后，Cs无放电通道，数据保持。读出：X=1，T导通，Q与B接通，若Q=0，则B=0，若Q=1，则CS对CB充电。但充电后的高电平会降低很多，为破坏性读出。故需读出放大器放大。且读出后需刷新（给CS补充电荷，恢复vCS）。字线XT位线BQCSCBCS为存储电容，CB为分布电容，CB>>CS，DRAM中的刷新操作是通过按行依次执行一次读操作来实现的。例：1/50*5V=0.1V52单管存储单元是目前所有大容量DRAM首选的存储单元，结构简单，但需要在每根位线上配置灵敏恢复/读出放大器。大容量的存储器因为地址线很多，都要解决器件管脚问题，DRAM行地址和列地址是分时输入的。另外数据读写也有串行并行之分。电路结构集成度速度控制电路方便程度动态存储单元简单高慢复杂差静态存储单元复杂低快简单好53存储器应用ROM的应用：存放固定的数据或程序。用于存储专用程序。如电脑的BIOS程序、单片机中用户调试好的程序。用于存储固定的数据表格。用于存放波形数据产生固定的波形。SRAM

速度快、容量小，用于PC机的缓存、单片机外扩数据存储器。DRAM

速度慢、容量大，用于PC机主存。RAM的应用：用作可随机读写的数据存储器。547.1概述7.2只读存储器（ROM）7.3随机读写存储器（RAM）7.4存储器容量的扩展7.5用存储器实现组合逻辑设地址线为n条，数据线为m条，则字数=2n，位数/字=m。存储容量的含义：能存储多少位二进制数。存储器容量的表示方法：容量=字数×位数/字存储容量=2n×m（bits）7.4存储器容量的扩展采用多片级联可扩展ROM和RAM的存储容量，两者的扩展方法相同。以RAM为例介绍容量扩展的方法。0111001011011010A1A0D0D1D2D3输出缓冲器EN’W0W1W2W3地址译码地址线字线位线（或数据线）例：将2片2114（1024×4位）扩展成1024×8位的RAM7.4.1.位扩展方式（数据线扩展）方法：将两片存储器的地址线，读写线，片选线对应并接即可。★0111001011011010A1A0I/O3读写控制器EN’W0W1W2W3地址译码R/WI/O0I/O2I/O1I/O0I/O1I/O2I/O3RAMCS'A0A1…A9

R/W'位扩展位扩展…I/O0I/O1I/O2I/O3A0A1…A9CS'R/W'对同一地址进行读写操作，一次读写8位I/O0I/O1I/O2I/O32114（1）CS'A0A1…A9

R/W'I/O0I/O1I/O2I/O32114（2）I/O4I/O5I/O6I/O7A0A1…A9

…CS'R/W'7.4.2字扩展方式（地址扩展）0111001011011010A1A0I/O3读写控制器EN’W0W1W2W3地址译码R/WI/O0I/O2I/O1字扩展地址扩展增加字数必须增加地址，故字扩展即地址扩展。I/O0I/O1I/O2I/O3RAMCS'A0A1…A9

R/W'地址扩展思路：在原有地址线的基础上增加高位地址，高位地址控制选中不同的芯片，故可利用片选端，进行控制。59例：将4片2114(1024×4位)扩展成4096×4位的RAM方法：将数据线，R/W'对应并接；将原地址线对应并接，作低位地址线；高位地址线通过译码器接片选端。★设计思路：(1)访问4096个单元，必然有12根地址线；(2)访问RAM2114，只需10根地址线，余2根地址线；(3)设法用剩余的2根地址线去控制4个2114的片选端。60A0A1…A9

…I/O0I/O1I/O2I/O32114（1）CS'R/W'I/O0I/O1I/O2I/O3A0A1…A9

…I/O0I/O1I/O2I/O32114（2）CS'R/W'A0A1…A9

…I/O0I/O1I/O2I/O32114（4）CS'R/W'…A0A1…A9

R/W'Y'0Y'1Y'2Y'3A10A11A0A12-4线译码器数据线对应并接地址线对应并接高位地址线通过译码器接片选端。R/W'对应并接；61分析：A11A10A9A8A7A6A5A4A3A2A1A0对应的存储单元选中芯片0000000000000000（1）0000000000010001………………00111111111110230100000000001024（2）0100000000011025………………01111111111120471000000000002048（3）1000000000012049………………10111111111130711100000000003072（4）1100000000013073………………111111111111409562字和位都扩展方式例：1024×4→4096×8①先进行位扩展，将两片1024×4扩展成1024×8②再进行字扩展，将四个1024×8扩展成4096×863存储器应用举例：单片机中的程序存储器EPROM2764的存储容量：213*8bit，8片字扩展至216*8bit。27640地址范围：0000000000000000~00011111111111110000H~1FFFH27641地址范围：0010000000000000~00111111111111112000H~3FFFH……EPROM27648K*8bits低位地址低位地址高位地址单片机647.1概述7.2只读存储器（ROM）7.3随机读写存储器（RAM）7.4存储器容量的扩展7.5用存储器实现组合逻辑在存储器中写入适当的数据，可实现一定的组合逻辑关系。7.5用存储器实现组合逻辑用存储器设计组合电路的根本原因在于：①任一逻辑函数均可表示为最小项之和的形式。②地址译码器的输出是地址变量的全部最小项，存储矩阵的输出是若干最小项之和。③数据线是地址变量的函数。④地址端接输入、数据端接输出，在存储器中写入适当的数据，可以实现任意的组合逻辑函数。地址译码器（与门）存储矩阵（或门）输出缓冲器地址数据An-1…A0全部最小项最小项之和Dm-1…D0Dm-1…D1D0输入输出An-1…A1A066EN’D3D2D1D0d3d2d1d0VCCA1A0地址译码存储矩阵输出缓冲W0W1W2W311A’1A’0W0=A'1A'0W1=A'1A0W2=A1A'0W3=A1A0D3=A'1A0+A1A0D2=A'1A'0+A1A'0+A1A0D1=A'1A0+A1A0D0=A'1A'0+A'1A0显然，Di是A1、A0的函数改变二极管的位置可以改变函数关系。67方法：列出“真值表”或写出输出的“最小项之和表达式”；将组合电路的输入接存储器的地址端，输出接数据端；根据真值表或者表达式，确定存储矩阵中二极管位置（画出存储矩阵的点阵图）。Dm-1…D1D0输入输出An-1…A1A0EN’D3D2D1D0d3d2d1d0A1A0W0W1W2W32-4线译码例：用掩膜ROM设计半加器。已知：S=A'B+AB'Co=AB将AB分别接A1A0，S和Co分别接D3D2；ABSCo令D3=A'1A0+A1A'0

=W1+W2即在圆圈处做上二极管解：为简化做题，常用标点的方式表示二极管D2=A1A0=W369例7.5.2试用ROM产生如下的一组多输出逻辑函数。解：电路要求4位输入，4位输出，故选用4位地址线，4位(或4位以上)数据线的ROM。将逻辑式化为最小项之和的形式70ABCDD3(Y4)D0(Y1)A3A2A1A0W0W1…W154-16线译码器1EN1ENEN…画出存储矩阵的连接图（有二极管表示1）将ABCD输入接地址端A3A2A1A0，输出Y1Y2Y3Y4接数据端D0D1D2D3；例：在D0与W2、W3、W6、W7的交叉处画上点，表示有二极管。71例7.5.1试用ROM设计一个八段字符显示译码器，已知真值表如下输入输出字形DCBAabcdefgh0000111111010000101100001100101101101120011111100113010001100111401011011011150110101111116011111100001710001111111181001111101119101011111010a101100111110b110000011010c110101111010d111011011110e111110001110f解：电路要求4位输入，8位输出，故选用4位地址线，8位(或8位以上)数据线的ROM。①用掩模ROM实现A3A2A1A0W0W1…W154-16线译码器1EN1ENEN’…D0D7DCBA将输入DCBA接地址A3~A0，输出a~h接数据D0~D7；画出存储矩阵的连接图（有二极管表示0）(a)(h)72输入输出字形DCBAabcdefgh0000111111010000101100001100101101101120011111100113