第8章数字电路基础-lm

数制与逻辑代数数字化时代概述自然界的物理量：模拟量：其变化在时间上和数量上都是连续的。数字量：其变化在时间上和数量上都是不连续的。电子电路中的电信号可分为:

模拟信号：连续变化的电压和电流

数字信号：离散的电压值（高、低电平）对数字信号进行传输、处理的电子电路什么是数字电路？

数字电路的应用计算机系统：主板、内存、硬盘、显卡……消费类电子产品：手机、电子表、MP3\4……通讯产品：路由器、交换机……数字电路的特点以逻辑代数为数学基础，适合工作在存储、控制、决策等系统中系统可靠性高、精度高集成度高、体积小、功耗低第8章数制与逻辑代数数制与码制1逻辑代数2逻辑函数的化简31.进位计数制的含义：

在表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。2.常用数制：十进制二进制十六进制数制也叫记数法，是人们用一组规定的符号和规则来表示数的方法。8.1.1数制十进制公元3世纪，古印度的一位科学家巴格达发明了阿拉伯数字。一、十进制数码构成为：0～9；运算规律：逢十进一，即：9＋1＝10十进制数的权展开式：4５6.74×１０2＝4００５×１０1＝５０6×１０0＝6

7×１０-1＝０.

7

＝4

５6.7同样的数码在不同的数位上代表的数值不同，这个数值称为位权。＋任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。又如：(209.04)10＝2×102

＋0×101＋9×100＋0×10－1＋4×10－2◆一般表达式位权数码

在数字电路中，计数的基本思想是要把电路的状态与数码一一对应起来。显然，采用十进制是十分不方便的。它需要十种电路状态，要想严格区分这十种状态是很困难的。十进制二进制18世纪德国数理哲学大师莱布尼兹发明二进制。二进制是计算技术中广泛采用的一种数制。二进制数据是用0和1两个数码来表示的数。数码构成：0、1；运算规律：逢二进一，即：1＋1＝10。二进制数的权展开式：例如(101.01)2＝1×22

＋0×21＋1×20＋0×2－1＋1×2－2

＝(5.25)10各数位的权是２的幂二、二进制◆一般表达式

1、易于电路实现---每一位数只有两个值，可以用管子的导通或截止，灯泡的亮或灭、继电器触点的闭合或断开来表示。

2、基本运算规则简单二进制的优点：二进制的缺点：

位数太多，不符合人的习惯，不能在头脑中立即反映出数值的大小，一般要将其转换成十进制后，才能反映。二进制的优缺点数码为：0-9，A(10),B(11),C(12),D(13),E(14),F(15)

；运算规律：逢十六进一，即：F＋1＝10。十六进制数的权展开式：例如(D8.A)16＝13×161

＋8×160＋10×16－1＝(216.625)10各数位的权是16的幂◆一般表达式三、十六进制

十六进制在数字电路中，尤其在计算机中得到广泛的应用

1、与二进制之间的转换容易；

2、计数容量较其它进制都大。假如同样采用四位数码，二进制最多可计至11112=1510；十进制可计至999910；十六进制可计至FFFF16=6553510，即64K。其容量最大。

3、计算机系统中，大量的寄存器、计数器等往往按四位一组排列。故使十六进制的使用独具优越性。十六进制的优点：十六进制常用数制的书写规则（1）括号外面加下标例如，（10011）2、（237）8、（8079）10和（45ABF）16分别表示二进制、八进制、十进制和十六进制。（2）字母后缀二进制数用B（Binary）表示。十进制数用D（Decimal）表示。D一般可以省略。十六进制数用H（Hexadecimal）表示。例如，10011B、237O、8079和45ABFH分别表示二进制、八进制、十进制和十六进制。常用数制间的转换二进制八进制十六进制十进制方法:按权展开并求和(100110.101)2=1×25+0×24+0×23+1×22+1×21+0×20+1×2-1+0×2-2+1×2-3=(38.625)10(1)把二进制数转为十进制(2)十进制转化成二进制整数部分：除以2取余数，直到商为0，余数从下到上排列,首次取得的余数排在最右.小数部分：将小数部分乘以2取整数，直到小数部分为0或达到要求的精度为止，整数从上到下排列,首次取得的整数排在最左.例1(100.345)10=(1100100.01011)2100250225212262321000100110.3451.38020.69022

0.7602

1.5202

1.04最低↑∣∣∣最高↑∣∣∣最高最低例2(100)10=(64)1610016604616十六进制11

0110

1110.1101

01=(36E.D4)1636ED4二进制转化成十六进制整数部分：从右向左按四位进行分组小数部分：从左向右按四位进行分组不足补零下列各数中，最大的一个数是？A(11011001)2

B(75)10

C(A7)16思考题下列各数中，最大的一个数A.(11011001)2B.(75)10 C.(A7)16AA、(11011001)2=1×27+1×26+0×25+1×24+1×23+0×22+0×21+1×20=(217)10B、(75)10=(75)10C、(A7)16=10×161+7×160=(167)10答：数码：代表一个确切的数字，如二进制数，八进制数等。编码：n位二进制数可以组合成2n个不同的信息，给每个信息规定一个具体码组，这种过程叫编码。

8.1.2码制1、BCD码

BCD码又称二～十进制码，通常用四位二进制码为一组，表示一位十进制数，只取十个状态，而且每组之间是“逢十进一”。

8421BCD码是按顺序取四位二进制码中的前十种状态，即0000～1001，代表十进制的0～9，而1010～1111弃之不用。

8421码是一种有权码，从高位到低位的权依次为8、4、2、1，按权相加，即可得到所代表的十进制数，如：例如：701111200010010例如：1001＝0+4+2+0=60110＝8+0+0+1=92、格雷码（Gray）

格雷码是一种无权码。编码特点是：任何两个相邻代码之间仅有一位不同。十进8421制数b3b2b1b0格雷码G3G2G1G000000100012001030011401005010160110701118000910010000000100110010011001110101010011001000例如，8421码中的0111和1000是相邻码，当7变到8时，四位均变了。若采用格雷码，0100和1100是相邻码，仅最高一位变了。011111110011010101108.2逻辑代数一、逻辑代数及其表示方法

逻辑代数是英国数学家乔治.布尔（Geroge.Boole）于1847年首先进行系统论述的，也称布尔代数； 逻辑代数中的变量称为逻辑变量（逻辑自变量和逻辑因变量），用大写字母表示。逻辑变量的取值只有两种，即逻辑0和逻辑1。0和1并不表示数值的大小，而是表示两种对立的逻辑状态。二、基本逻辑运算1.与运算（逻辑乘）（AND）只有决定事件结果的全部条件同时具备时，结果才发生。ABY

ABY断开断开不亮断开闭合不亮闭合断开不亮闭合闭合灯亮与运算功能表1表示开关闭合，灯亮0表示开关断开，灯不亮

ABY

000010100111与运算真值表与运算符，也有用“∧”、“∩”、“&”表示与运算表达式

Y=A·B=AB与门逻辑符号&AYBYABAYB所谓真值表，就是将逻辑变量各种可能取值的组合及其相应逻辑函数值列成的表格。2.或运算（逻辑加）（OR）决定事件结果的诸条件中只要有任何一个满足，结果就会发生。BYA

ABY断开断开不亮断开闭合灯亮闭合断开灯亮闭合闭合灯亮或运算功能表1表示开关闭合，灯亮0表示开关断开，灯不亮或运算符，也可用“∨”、“∪”表示

ABY

000011101111或运算真值表或运算表达式

Y=A+B或门逻辑符号≥1

ABYYAB

+

ABY3.非运算（逻辑反）（NOT）只要条件具备了，结果就不会发生；而条件不具备时，结果一定发生。AY

AY

断开灯亮闭合不亮非运算功能表1表示开关闭合，灯亮0表示开关断开，灯不亮“－”非逻辑运算符

AY

0110

非运算真值表非运算表达式

Y=A非门逻辑符号1AYYAAY一、二极管与门和或门电路1．与门电路基本逻辑门电路输入输出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V0V0V5V0101BLA0011输入0001输出

与逻辑真值表与门在电路中的波形图0101BLA0011输入0001输出

与逻辑真值表

2．或门电路输入输出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V5V5V5V0101BLA0011输入0111输出

或逻辑真值表二、三极管非门电路输入输出VA（V）VL（V）0V5V5V0VLA01输入10输出非逻辑真值表与非门的复合三、复合门电路TTL逻辑门电路一、TTL与非门的基本结构及工作原理1．TTL与非门的基本结构TTL与非门电路的基本结构2．TTL与非门的逻辑关系（1）输入全为高电平3.6V时。

T2、T3饱和导通，实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。由于T2饱和导通，VC2=1V。T4和二极管D都截止。由于T3饱和导通，输出电压为：

VO=VCES3≈0.3V该发射结导通，VB1=1V。T2、T3都截止。（2）输入有低电平0.3V

时。实现了与非门的逻辑功能的另一方面：输入有低电平时，输出为高电平。忽略流过RC2的电流，VB4≈VCC=5V

。由于T4和D导通，所以：

VO≈VCC-VBE4-VD

=5-0.7-0.7=3.6（V）综合上述两种情况，该电路满足与非的逻辑功能，即：（2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。多余输入端的处理

（1）对于与非门及与门，多余输入端应接高电平。如直接接电源正端，在前级驱动能力允许时，也可以与有用的输入端并联使用。3．一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。2．任一条线一端上的小圆圈移到另一端，其逻辑关系不变。

2.5混合逻辑中逻辑符号的变换1．逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。8.2.3逻辑代数的基本公式和基本规则一、逻辑代数的基本定律0-1律重叠律互补律交换律结合律分配律反演律例：用真值表证明反演律000101101111000110010101000证明:练习：证明成立。证明:8.3逻辑函数的化简

同一个逻辑函数可以写成不同形式的逻辑式，逻辑函数式越简单，它所表示的逻辑关系越明显，也有利于用最少的电子器件实现这个逻辑函数。最简“与或”式的标准：１.含的与项最少；－－门最少２.各与项中的变量数最少。－－门的输入端最少以后主要讨论“与或”式的化简。其中，最常用的为“与或”逻辑表达式。1.吸收法（消项法）例：用吸收法化简下列逻辑函数解：利用公式，将多余项吸收（消去）。8.3.1公式和定理化简法（代数化简法）：2.并项法

例：用并项法化简下列逻辑函数解：利用公式将两项合并成一项，并消去互补因子。由代入规则，A和B也可是复杂的逻辑式。解：⊙解：3.消去法例：用消去法化简下列逻辑函数解：利用公式或，将多余因子吸收（消去）。4.配项法例：用配项法化简下列逻辑函数解：利用公式，配项或增加多余项，再和其他项合并。解：解：解法1：解法2：代数化简法

优点:不受变量数目的限制。

缺点：没有固定的步骤可循；需要熟练运用各种公式和定理；在化简一些较为复杂的逻辑函数时还需要一定的技巧和经验；有时很难判定化简结果是否最简。由上例可知，逻辑函数的化简结果不是唯一的。3逻辑函数的卡诺图化简法

将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来，所得到的图形叫做n变量的卡诺图（KarnaughMap）。（1）卡诺图的构成AB00011011

m0

m1

m2

m3AABBABAB1010

m0

m1

m2

m3

miABABABAB1010

0

1

2

3二变量K图

建立多于二变量的卡诺图，则每增加一个逻辑变量就以原卡诺图的右边线（或底线）为对称轴作一对称图形，对称轴左面（或上面）原数字前增加一个0，对称轴右面（或下面）原数字前增加一个1。ABC0100011110

m0

m1

m2

m3

m4

m5

m6

m7000111100001

11

1001

2

34

5

6

7

12

13

14

15

8

9

10

11ABCDABC0100011110

0

1

2

3

456

7三变量K图四变量K图∴卡诺图是上下，左右闭合的图形。逻辑相邻：仅有一个变量不同；（2）逻辑函数的卡诺图①给出真值表将真值表的每一行的取值填入卡诺图即可。填入Y＝1的项即可。ABCY00000101001110010111011100010101例：ABC0100011110

0

0

0

1

010

1ABC0100011110

1

1

1①画出逻辑函数的卡诺图。②圈“1”合并相邻的最小项。③将每一个圈对应的与项相或，即得到最简与或式。①尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3……）个相邻项。逻辑相邻性。②圈的个数尽量少。③卡诺图中所有取值为“1”的方格均要被圈过，即不能漏下取值为“1”的最小项。④保证每个圈中至少有一个“1格”只被圈过一次，否则该圈是多余的。画圈原则：2.最简与或式的求法①画出逻辑函数的卡诺图。②圈“1”合并相邻的最小项。③将每一个圈对应的与项相或，即得到最简与或式。（3）逻辑函数的卡诺图化简法在卡诺图中，凡是几何位置相邻的最小项均可以合并。①任何一个合并圈(即卡诺圈)所含的方格数为2n个。②必须按照逻辑相邻画出卡诺圈③2n个方格合并，消去n个变量。1.卡诺图中最小项合并规律A0

1

11

1BC100011110

1

1给出真值表或卡诺图ABC0100011110

1

1

111

1000111100001

11

101

1

11

1

1

1

1

1

1

1

ABCD000111100001

11

101

1

1

1

1

1

1

1

1

1

ABCD给出的最小项之和式③给出的不是最小项之和式确定使每个与项为1的所有输入变量取值，并在卡诺图上对应方格填1；其余的方格填0(或不填)。也可化为标准与或式，再填入。例：用卡诺图分别描述下列逻辑函数ABC0100011110

1

111

1解：：当ABC=×10时该与项为1，在卡诺图上对应两个方格(m2，m6)处填1。：当ABC=A××时该与项为1，在卡诺图上对应两个方格(m4，m5，m6，m7)处填1。000111100001

11

101

1

1

1

1

1

1

11

1ABCD

D：当ABCD=×××1时该与项为1，对应八个方格(m1、m3、m5、m7、m9、m11、m13、m15)处填1。：当ABCD=001×时该与项为1，对应两个方格(m2、m3)处填1。：当ABCD=101×时该与项为1，在卡诺图上对应两个方格(m10、m11)处填1。解：AD：当ABCD=1××1时该与项为1，对应四个方格(m9、m11、m13、m15)处填1。某些最小项重复，只需填一次即可。例：7.具有约束项逻辑函数的化简

1)逻辑函数中的约束项。2)具有约束项的函数化简。

①将具有约束项的逻辑函数填入卡诺图中(约束项的小方格用“×”，其他项与普通函数一样填写)。

②画卡诺圈(合并函数时，需要使约束项为“1”便将其圈入卡诺圈中，否则视为“0”)。

③写出简化结果(消去不同，保留相同)。

解：(1)根据题意列真值表(见表8-15),并将约束项的最小项填上“×”。

①当A、B、C、D的取值为0000~0100时，Y=0。表8- 15例8.16真值表②当A、B、C、D的取值为0101~1001时，Y=1。

③由于十进制数只有0~9这10个数码，对应的二进制编码是0000~1001，所以A、B、C、D的取值1010~1111这6组取值是不允许出现的,也就是说，这6组最小项是“约束项”。例8.16设输入A、B、C、D是十进制数X的二进制编码，当X≥5时，输出Y为1，否则为0，求Y的最简“与或”表达式。(2)根据真值表和约束条件填写卡诺图，如图8-47b所示。

(3)写出化简后的函数式。图8-47例8.16的卡诺图图a的结果：图b的结果：Y(A,B,C,D)=A+BD+BC

例8.17已知Y(A，B，C，D)=∑m(0，2，7，8，13，15)+∑d(1，5，