第4章-时序电路

第章时序逻辑电路概述一、时序电路的特点1.逻辑功能特点

任何时刻电路的输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态。2.电路组成特点(1)与时间因素(CP)有关；(2)含有记忆性的元件(触发器)。组合逻辑电路存储电路…………x1…xiy1…yjw1wkq1ql输入输出二、时序电路逻辑功能表示方法1.逻辑表达式(1)输出方程(3)状态方程(2)驱动方程2.状态表、卡诺图、状态图和时序图组合逻辑电路存储电路…………x1…xiy1…yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP三、时序逻辑电路分类1.按逻辑功能划分：计数器、寄存器、读/写存储器、顺序脉冲发生器等。2.按时钟控制方式划分：同步时序电路触发器共用一个时钟CP，要更新状态的触发器同时翻转。异步时序电路电路中所有触发器没有共用一个CP。3.按输出信号的特性划分：Moore型Mealy型存储电路Y(tn)输出WQX(tn)输入组合电路CPY(tn)输出CPX(tn)输入存储电路组合电路组合电路5.1时序电路的基本分析和设计方法5.1.1时序电路的基本分析方法一、分析的一般步骤时序电路时钟方程驱动方程状态表状态图时序图CP触发沿特性方程输出方程状态方程计算二、分析举例写方程式时钟方程输出方程(同步)驱动方程状态方程特性方程(Moore型)[例5.1.1][解]1J1KC11J1KC11J1KC1&FF1FF0FF2CPY方法1功能：该电路能对CP脉冲进行六进制计数，并在Y端输出上升沿作为进位输出信号。故为六进制计数器计算，列状态转换表（初始状态设为000）时钟CP现态次态输出

Y0123450100010011011111111101010001011011001011111110100000101010Q0nQ1nQ2nQ0n+1Q1n+1Q2n+1能否自启动?能自启动：存在无效状态，但没有形成循环。不能自启动：无效状态形成循环。圆圈内表示Q2Q1Q0的状态；箭头表示电路状态转换的方向；箭头上方的“

x/y

”中，x

表示转换所需的输入变量取值，y

表示现态下的输出值。本例中没有输入变量，故x

处空白。画状态转换图000001011YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态00010011001110000000110010111011111111111000011001Q2Q1Q0x/y/1/1111110100/1/1/1/001011011101010有效状态和有效循环010101/1/1无效状态和无效循环方法2

利用卡诺图求状态图11001100Q2n+1Q2nQ1nQ0n010001111001100110Q1n+1Q2nQ1nQ0n010001111000001111Q0n+1Q2nQ1nQ0n0100011100Q2n+1Q1n+1Q0n+1Q1nQ0nQ2n0100011110001011111101000010110100000001011111110100010101画时序图000001/1011/1111/1110/1100/1/0123456CPCP下降沿触发Q2Q1Q0000001011111110100000Y

必须画出一个计数周期的波形。5.1.2时序电路的基本设计方法1.设计的一般步骤时序逻辑问题逻辑抽象状态转换图（表）状态化简最简状态转换图（表）电路方程式(时钟方程)（输出方程）(状态方程)求出驱动方程选定触发器的类型逻辑电路图检查能否自启动状态分配，二进制编码的状态图…2.设计举例按如下状态图设计时序电路。000/0/0/0/0/0001010011100101/1[解]已给出最简状态图，若用同步方式：输出方程0001111001Y000001为方便，略去右上角标n。状态方程00011110011010100100011[例5.1.2]选用JK触发器驱动方程约束项逻辑图CP1KC1FF1&1JY1J1KC1FF01KC1FF2&1J1&检查能否自启动：110111000能自启动/0/1(Moore型)输出方程1/1[例5.1.3]设计一个串行数据检测电路，要求连续输入3或3个以上数据1时输出为1，否则为0。[解]逻辑抽象，建立原始状态图S0—原始状态(0)S1—输入1个1S2—连续输入2个1S3—连续输入3或3个以上1S0S1S2S3X—输入数据Y—输出入数据0/01/00/01/00/00/01/1状态化简S0S1S20/01/00/01/00/01/10/00/0等价状态：若状态对(Si,Sj),当输入相同且有相同输出，并转换到相同的次态，则这两个状态等价，可合并掉一个。状态分配、状态编码、状态图S0S1S20/01/00/01/00/01/1M=3，取n=2S0

=00S1

=01S2

=110001110/01/00/01/00/01/1选触发器、写方程式选JK()触发器,同步方式输出方程Q1nQ0nX0100011110Y000001Q11Q01状态方程驱动方程约束项&逻辑图CPX1Y1J1KC1FF0Q0(Mealy型)无效状态

1010000/0111/1能自启动Q11KC1FF1&1J000011115.2计数器(Counter)5.2.1计数器的特点和分类一、计数器的功能及应用1.功能：对时钟脉冲CP计数。2.应用：分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。二、计数器的特点1.输入信号：计数脉冲CPMoore型2.主要组成单元：时钟触发器三、计数器的分类按数制分：二进制计数器十进制计数器N进制(任意进制)计数器按计数方式分：加法计数器减法计数器可逆计数(Up-DownCounter)按触发器翻转是否同时分：同步计数器(Synchronous)异步计数器(Asynchronous)按开关元件分：TTL计数器CMOS计数器5.2.2二进制计数器计数器计数容量、长度或模的概念

计数器能够记忆输入脉冲的数目，即电路的有效状态数M。3位二进制同步加法计数器：00001111/14位二进制同步加法计数器：000111/1n位二进制同步加法计数器：一、二进制同步计数器1.3位二进制同步加法计数器(1)结构示意框图与状态图三位二进制同步加法计数器CPCarry输入计数脉冲送给高位的进位信号000001/0010/0011/0100/0101/0110/0111/0/1FF2、FF1、FF0Q2、Q1、Q0设计方法一：按前述设计步骤进行（P297299）设计方法二：按计数规律进行级联

CPQ2Q1Q0C012345678000001010011100101110111000000000010C=Q2n

Q1n

Q0n来一个CP翻转一次J0=K0=1当Q0=1，CP到来即翻转J1=K1=Q0当Q1Q0=1，CP到来即翻转J2=K2=Q1Q0=T0=T1=T2(2)分析和选择触发器J0=K0=1J1=K1=Q0J2=K2=Q1Q0CP1J1KC1FF011J1KC1FF11J1KC1FF2&&CQ0Q1Q2Q0Q1Q2串行进位触发器负载均匀CP1J1KC1FF011J1KC1FF11J1KC1FF2&&CQ0Q1Q2Q0Q1Q2并行进位低位触发器负载重(3)用T型触发器构成的逻辑电路图(5)

n位二进制同步加法计数器级联规律：(4)用T’型触发器构成的逻辑电路图CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q21&1&B=Q2n

Q1n

Q0nBorrow若用T触发器：2.

3位二进制同步减法计数器CPQ2Q1Q0B0123456700011111010110001101000110000000—

向高位发出的借位信号T0=1T1=Q0nT2=Q1n

Q0n级联规律：CP1J1KC1FF011J1KC1FF11J1KC1FF1&&BQ0Q1Q2Q0Q1Q23.3位二进制同步可逆计数器(1)单时钟输入二进制同步可逆计数器加/减控制端加计数T0=

1、T1=

Q0n、

T2

=Q1nQ0n减计数T0=1、T1=Q0n、

T2=Q1nQ0nCPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U

/

D1&1&1&1C/B(2)双时钟输入二进制同步可逆计数器加计数脉冲减计数脉冲CP0=CPU+CPDCP1=CPU·Q0n

+CPD·Q0nCP2=

CPU·Q1n

Q0n

+CPD·Q1n

Q0nCPU和CPD互相排斥CPU

=CP，CPD=0CPD=CP，CPU=0CPUQ01J1KC1FF01Q0Q21J1KC1FF21Q2Q11J1KC1FF11Q11&1&1CPD4.集成二进制同步计数器(1)集成4位二进制同步加法计数器1234567816151413121110974161(3)VCCCOQ0Q1Q2Q3CTTLDCR

CP

D0

D1D2D3

CTP地引脚排列图逻辑功能示意图74161Q0Q1Q2Q3CTTLDCOCPCTPCR

D0

D1D2D3000000110011CR=0Q3Q0=0000同步并行置数CR=1，LD=0，CP异步清零Q3Q0=D3D074LS161和74LS16374161的状态表

输入

输出

注CRLDCTP

CTTCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+1CO010

d3

d2

d1d0

111111011000000d3

d2

d1

d0

计数

保持

保

持

0清零置数CR

=

1,LD

=

1,CP，CTP=CTT=

1二进制同步加法计数CTPCTT=0CR

=

1，LD=

1，保持若CTT=0CO=0若CTT=174163(2)集成4位二进制同步可逆计数器1)74191（单时钟）74191Q0Q1Q2Q3U/DLDCO/BOCPCTD0

D1D2D3RC加计数时CO/BO=Q3nQ2nQ1nQ0n并行异步置数减计数时CO/BO=Q3nQ2nQ1nQ0nCT

=

1,CO/BO

=

1时，1234567816151413121110974191D1

Q1

Q0

CT

U/D

Q2Q3

地VCCD0CPRC

CO/BOLDD2D3LDCTU/DCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+10d3

d2

d1d0

10010111d3

d2

d1

d0加法计数

减法计数保持

1234567816151413121110974193D1

Q1

Q0

CPDCPUQ2Q3

地VCCD0CRBOCO

LDD2D32)74193(双时钟)CO74193Q0Q1Q2Q3LDCPUCRD0

D1D2D3BOCPDCRLDCPU

CPDD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+1注100d3

d2

d1d0

01101101110000d3

d2

d1

d0

加法计数

减法计数

保持异步清零异步置数BO=CO=1二、二进制异步计数器1.二进制异步加法计数器CPQ0Q1Q2CP0=CPCP1=Q0CP2=Q1用T

触发器

(J

=

K=

1)下降沿触发C=Q2n

Q1n

Q0n1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&并行进位若采用上升沿触发的T触发器CP0=CPCP1=Q0CP2=Q1D

触发器构成的T

触发器

——下降沿触发若改用上升沿触发的D触发器？Q0Q1CPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0CQ0Q1CPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0C2.二进制异步减法计数器CPQ2Q1Q0012345678000111110101100011010001000用T

触发器(J

=

K=

1)

上升沿触发CP0=CPCP1=Q0CP2=Q1B

=

Q2n

Q1n

Q0n二进制异步计数器级间连接规律计数规律T触发器的触发沿上升沿下降沿加法计数CPi=Qi-1CPi

=Qi-1减法计数CPi=Qi-1CPi=Qi-11Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21BCP&123456714131211109874197CT/LDQ2D2D0

Q0

CP1地VCCCRQ3D3D1Q1CP074197Q0Q1Q2Q3CRCP1D0

D1D2D3CP0CT/LD3.集成二进制异步计数器74197、74LS197计数/置数异步清零异步置数加法计数二—八—十六进制计数二-八-十六进制计数器的实现M=2计数输出：M=8计数输出：Q1Q1Q21J1KC1FF2Q21Q31J1KC1FF3Q3111J1KC1FF1CP1CP011J1KC1FF0Q0Q0M=16计数输出：其它：74177、74LS177、74293、74LS293等。5.2.3十进制计数器（8421BCD码）一、十进制同步计数器1.十进制同步加法计数器00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1状态图时钟方程输出方程00000000Q3nQ2nQ1nQ0n0001111010

00011110CQ1nQ0nQ3nQ2n0001111000011110Q3n+1Q2n+1Q1n+1Q0n+1

0

0

0

10

1

0

11

0

0

10

0

0

00

0

1

00

1

1

00

1

0

01

0

0

00

0

1

10

1

1

1

状态方程选择下降沿、JK触发器驱动方程J0=K0=1,J1=Q3nQ0n,K1=Q0J2=K2=Q1nQ0nJ3=Q2nQ1nQ0n

,

K3=Q0n

逻辑图CP1KC1FF2&1JC1J1KC1FF01KC1FF3&1J1&Q1Q01KC1FF1&1J&Q2Q3Q3检查能否自启动将无效状态10101111代入状态方程：101010110100111011110000110010110100能自启动2.十进制同步减法计数器00001001/11000/00111/00110/00101/00100/0001100100001/0/0/0/0(略)3.十进制同步可逆计数器(略)4.集成十进制同步计数器74160、741621234567816151413121110974160(2)VCCCOQ0Q1Q2Q3CTTLDCR

CP

D0

D1D2D3

CTP地(引脚排列与74161相同)异步清零功能：(74162同步清零)同步置数功能：同步计数功能：保持功能：进位信号保持进位输出低电平(1)集成十进制同步加法计数器(2)集成十进制同步可逆计数器1)74190(单时钟，引脚与74191相同)异步并行置数功能：同步可逆计数功能：加法计数减法计数保持功能：1234567816151413121110974190D1

Q1

Q0

CT

U/D

Q2Q3

地VCCD0CPRCCO/BOLDD2D32)74192(双时钟，引脚与74193相同)1234567816151413121110974192D1

Q1

Q0

CPDCPUQ2Q3

地VCCD0CRBOCO

LDD2D3异步清零功能：异步置数功能：同步可逆计数功能：加法计数减法计数保持功能123456714131211109874290S9AS9BQ2Q1地VCCR0BR0ACP1CP0Q0

Q3二*、十进制异步计数器3.集成十进制异步计数器74LS290异步清零功能S9AS9BQ0Q1Q2Q3R0BR0AM1=2M1=5CP0CP1110000异步置“9”功能111001异步计数功能M=

2M

=

5M

=

10CPCPCPCP同步置数异步清零六进制计数器七进制计数器5.2.4N进制计数器方法用触发器和门电路设计用集成计数器构成清零端置数端(同步、异步)[例]利用EWB观察同步和异步归零的区别。一、利用同步清零或置数端获得N进制计数思路：当计数到

SN

–1后使计数回到

S0

状态2.求归零逻辑表达式；1.写出状态SN

–1的二进制代码；3.画连线图。步骤：[例5.2.1]

用4位二进制计数器74163构成十二进制计数器。解：1.=10112.归零表达式：3.连线图74163Q0Q1Q2Q3CTTLDCOCPCTPD0

D1D2D3CR1&同步清零同步置零二、利用异步清零或置数端获得N进制计数

当计数到SN

时，立即产生清零或置数信号，使返回S0状态。（瞬间即逝）思路：步骤：1.写出状态SN

的二进制代码；2.求归零逻辑表达式；3.画连线图。[例5.2.2]

用二-八-十六进制异步计数器197构成12进制计数器。74197Q0Q1Q2Q3CP0D0D1D2D3CRCPCP1LDCT/&状态S12的作用：产生归零信号异步清零异步置零三、计数容量的扩展1.集成计数器的级联74161(1)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ4Q5Q6Q774161(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP11111CO016

16

=

25674290(个位)Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1CP74290(十位)Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1Q0Q1Q2Q3Q0Q1Q2Q312481020408010

10

=

1002.利用级联获得大容量N进制计数器1)级联N1和N2进制计数器，容量扩展为N1N2N1进制计数器N2进制计数器CP进位CCP[例]用74290构成六十进制计数器74290Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1CP74290Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1Q0Q1Q2Q3Q0Q1Q2Q3N1=10N2

=

6个位十位异步清零个位芯片应逢十进一60=610=N1N2=N2)用归零法或置数法获得大容量的N进制计数器[例]

试分别用74161和74162

接成六十进制计数器。Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ4Q5Q6Q774161(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP111CO074161(1)用SN

产生异步清零信号：用

SN–1产生同步置数信号：&11&先用两片74161构成256进制计数器74162—同步清零，同步置数。再用归零法将M=

100改为N

=

60进制计数器，即用SN–1产生同步清零、置数信号。先用两片74162构成1010

进制计数器，Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ4Q5Q6Q774162(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP111CO074162(1)11&111.同步清零(或置数)端计数终值为SN–1

异步清零(或置数)端计数终值为SN2.用集成二进制计数器扩展容量后，终值SN(或SN–1)是二进制代码；用集成十进制计数器扩展容量后，终值SN

(或SN–1)的代码由个位、十位、百位的十进制数对应的BCD代码构成。要点5.3寄存器和读/写存储器(RegisterandRandomAccessMemory)5.3.1寄存器的主要特点和分类一、概念和特点1.概念寄存：把二进制数据或代码暂时存储起来。寄存器：具有寄存功能的电路。2.特点

主要由触发器构成,一般不对存储内容进行处理。并行输入并行输出FF0FF1FFn–1D0

D1Dn–1Q0

Q1Qn–1控制信号101…0101…001010101串行输入串行输出二、分类1.按功能分基本寄存器移位寄存器(并入并出)(并入并出、并入串出、串入并出、串入串出)2.按开关元件分TTL寄存器CMOS寄存器基本寄存器移位寄存器多位D型触发器锁存器寄存器阵列单向移位寄存器双向移位寄存器基本寄存器移位寄存器(多位D型触发器)(同TTL)5.3.2基本寄存器并入并出结构简单抗干扰能力

下面请看置数演示4位寄存器Q0Q1

Q2Q3

Q0

Q1Q2Q3FF0FF1FF2FF3D0CPC1C1C11D1D1DRRRRD1D2D3C11DCR1D1D1D1D

由D触发器构成，因此能锁存输入数据。D0D1

D2D3RRRR1CR

CR为异步清零端，当CR=0时，各触发器均被置0。寄存器工作时，CR应为高电平。

D0~D3称为并行数据输入端，当时钟CP上升沿到达时，D0~D3

被并行置入到4个触发器中，使Q3Q2Q1Q0=D3D2D1D0。D0D1

D2D3D0D1

D2D3D0D1

D2D3在CR=1且CP上升沿未到达时，各触发器的状态不变，即寄存的数码保持不变。

Q0~Q3是同时输出的，这种输出方式称并行输出。Q0

Q1Q2

Q3二、双4位锁存器(74116)Latch(一)引脚排列图和逻辑功能示意图74116Q0Q1Q2Q3CRLEAD0

D1D2D3LEB异步清零送数控制数码并行输入数码并行输出(二)逻辑功能清零送数保持三、44寄存器阵列

(74170、74LS170)(一)

引脚排列图和逻辑功能示意图74170Q0Q1Q2Q3ENRD0

D1D2D3ENWAW0AW1AR0AR1并行数码输入数

码

输

出AW0、AW1—写入地址码AR0、AR1—读出地址码ENW—写入时钟脉冲ENR—读出时钟脉冲1234567816151413121110974170VCCD0AW0AW1ENWENR

Q0Q1D1D2

D3

AR1

AR0

Q3Q2

地(二)逻辑功能16个D锁存器

构成存储矩阵能存放4个字:W0、W1、W2、W3Q0Q1Q2Q3ENRD0D1D2D3ENWAW0AW1AR0AR1FF00FF01FF02FF03FF10FF11FF12FF13FF20FF21FF22FF23FF30FF31FF32FF33000000100010100100010100100010011100010001××写入禁止00000010100101001001110001××1111特点:能同时进行读写每个字有4位：

5.3.3移位寄存器一、单向移位寄存器右移寄存器Q0Q1Q2Q3C11DFF0CPC11DFF1C11DFF2C11DFF3时钟方程驱动方程状态方程Di000000001011100000001011100000010011000001101100000101000001000000100000左移寄存器Di左移输入左移输出驱动方程状态方程主要特点：1.输入数码在CP控制下，依次右移或左移；2.寄存

n位二进制数码。N个CP完成串行输入，并可从Q0Q3端获得并行输出，再经

n个CP又获得串行输出。3.若串行数据输入端为0，则n个CP后寄存器被清零。Q3CPQ0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF3二、双向移位寄存器(自学)三、集成移位寄存器1.8位单向移位寄存器74164DSADSB

Q0

Q1Q2

Q3地123456714131211109874164VCCQ7

Q6Q5

Q4CRCP74164Q7Q6Q5Q4Q3Q2Q1Q0CPCRDSADSB异步清零00

0

0

0

000保持不变0

11送数d0000×保持××××××01左移输入00Q3Q2Q1×××××11左移输入11Q3Q2Q1×××××1011右移输入0Q2Q1Q00××××0×101右移输入1Q2Q1Q01××××1×101并行置数d3d2d1d0d3d2d1××111保持××××××0××1置零0000×××××××××0Q3