第4章 组合逻辑电路2

第四章组合逻辑电路Chapter4CombinationalLogicCircuit第一节概述第二节组合逻辑电路的分析和设计方法第三节若干常用组合逻辑电路

§4.3.1全加法器(Adder)§4.3.3数值比较器(Comparator)§4.3.2编码器(Encoder)§4.3.4译码器(Decoder)§4.3.5数据分配器(Demultiplexer)§4.3.6数据选择器(Multiplexer)

第四节组合逻辑电路中的竞争——冒险现象1上次课内容回顾组合逻辑电路的分析和设计方法已知组合逻辑电路写输出逻辑表达式化简分析其功能填真值表分析其功能分析:2设计:上次课内容回顾用与非门设计逻辑电路根据功能要求填卡诺图化简逻辑函数列真值表写最简与或式用多种基本门设计逻辑电路逻辑抽象变为与非与非式SSIMSIPLD3求出实现这个逻辑功能的最简逻辑电路。“最简”：是指所用器件最少，器件种类最少，而且器件之间的连线也最少。设计:上次课内容回顾4第三节若干常用组合逻辑电路加法器(Adder)半加器和全加器;加法器;加法器的应用;

比较器(Comparator)1位数值比较器；4位数值比较器；比较器的级联；上次课内容回顾5本次课主要内容第三节若干常用组合逻辑电路§4.3.2编码器(Encoder)§4.3.4译码器(Decoder)6§4.3.2编码器(Encoder)“编码”：即为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示。实现编码操作的电路称为编码器；编码器的逻辑功能：把输入的每一个高、低电平信号变成一个对应的二进制代码。二进制普通编码器；二进制优先编码器；编码器的扩展；二－十进制编码器；7一、二进制普通编码器(CommonEncoder)1、真值表I3I2I1I0Y1Y00111101111011110111001002、卡诺图以两位二进制编码器为例：3、输出函数式Y1=I3I2Y1=I3I2Y0=I3I1Y0=I3I1Y1I3I2I1I000011110000111101100XXXXXXXXXXXXY0I3I2I1I000011110000111101010XXXXXXXXXXXX特点：任何时刻只允许输入一个编码信号，否则将发生混乱。85、逻辑符号由逻辑符号知电路的特点：0编码有效，输出两位二进制原码。4、逻辑图I3I2I1I0Y1Y04线——2线I3I2I1I0Y1Y04线——2线&Y1&Y0I3I2I1I02)若电路符号如右表示电路特点为：6、说明所以，端叫做“隐含端”I01)电路中的I0端可以去掉，因为当I3I2I1=111时，必然输出0的两位代码00，0编码有效，输出两位二进制反码。93位二进制普通编码器框图图3.3.83位二进制普通编码器框图

若是逻辑图,则:1编码有效，输出两位二进制原码。103位二进制普通编码器真值表11由于普通编码器在任何时刻I0～I7

当中仅有一个取值为1，即只有真值表中所列的8种状态，而且它的(28－8)种状态均为约束项。因此，由真值表可得到逻辑式：或门实现与非门实现在实际电路中，与非门、或非门、与或非门往往比与门、或门、与或门更容易实现。思考1：如何用与非门实现8421-BCD码普通编码器？12

特点：允许同时输入两个以上编码信号。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。二、二进制优先编码器(PriorityEncoder)13在优先编码器中优先级别高的信号排斥级别低，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，I0最低。真值表二、二进制优先编码器(PriorityEncoder)14逻辑表达式公式化简法15逻辑图8线-3线优先编码器

如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。162、集成3位二进制优先编码器74LS148ST是使能输入端。YS为使能输出端，通常接至低位芯片的ST端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，0表示有编码输出；1表示无编码输出。17输入：逻辑0(低电平)有效输出：逻辑0(低电平)有效低电平表示“电路工作，但无编码输入”集成3位二进制优先编码器74LS148的真值表低电平表示“电路工作，且有编码输入”18由逻辑图和功能表可知：(1)为选通输入端，只有在(即ST=1时)编码器才能正常工作；而在(即ST=0时)所有的输出端均被封锁在高电平。且此时，输出(由功能表第一行体现)。19(2)为选通输出端，其表达式为：此式表明：只有当所有的编码输入端均为高电平(即没有编码输入)，且ST=1()时，才为低电平。为低电平表示“电路工作，但无编码输入”。(功能表第二行所示)。20(3)为扩展端，用于扩展编码功能，其表达式为：此式表明：只要任何一个编码输入端有低电平信号输入(即有编码信号)，且ST=1(即)，即为低电平。所以，低电平输出信号表示“电路工作，且有编码输入”。(功能表第3——10行所示)。(4)在，且有编码输入的工作状态下，允许当中同时有几个输入端低电平，且其中优先权最高，优先权最低。21三、编码器的功能扩展(利用YS、YEX端)试用两片4线—2线优先编码器，将A0~A78个低电平输入信号编为000~1118个3位二进制代码。其中A7的优先权最高，A0的优先权最低。输出原码。(先以简单的4线－2线编码器为例)1、连线图(1)片工作时：(2)片不工作YS1=1S2=1YEX1=0(1)片输入全1不工作时：(2)片工作YS1=0S2=0YEX1=1I3I2I1I0Y1Y0SYSYEX1&&Z2Z1Z0A7A6A5A4A3A2A1A0I3I2I1I0Y1Y0SYSYEX(1)(2)可编出

111、110、101、100可编出

011、010、001、0002、工作原理此时，此时，Z2=1Z2=0扩展原理？22【例】试用两片74LS148接成16线-4线优先编码器，将16个低电平输入信号编为0000~111116个4位二进制代码，其中的优先权最高，的优先权最低。用两片74LS148接成的16线－4线优先编码器逻辑图～均无信号时，才允许对～输入信号编码。2300101111111001111101(1)片处于编码状态,(2)片被封锁。241111111110(2)片处于编码状态11101001010111010125B3B2B1B0思考2：如何用一片74LS148实现8421-BCD码优先编码器？A’9=0,S’=B3=1,B0=1;1001A’9=1,A’8=0,S’=B3=1;1000A’9=A’8=1,S’=0;B3=0,148正常工作。26四、二－十进制编码器输入端10个，输出端4个，也称10线－4线编码器。集成10线-4线优先编码器输入输出均低电平有效。27常用集成编码器1、74LS1482、74LS147二—十进制优先编码器0编码有效输出8421BCD反码10线—4线(实为9线—4线)没有I0

端:当I9~I1全为1时，输出0000的反码11118线—3线优先编码器0编码有效输出3位二进制反码74LS148I7I6I5I4I3I2I1I0YEXY2Y1Y0YSS74LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y328§4.3.4译码器(Decoder)把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。

逻辑功能：将每个输入的二进制代码对应的输出高、低电平信号。

译码是编码的反操作。

29§4.3.4译码器(Decoder)二进制译码器(最小项译码器); (BinaryDecoder);

二—十进制译码器; (Binary-codedDecimalDecoder);

显示译码器; (DisplayDecoder)

译码器的应用。30§4.3.4译码器(Decoder)一、二进制译码器(最小项译码器)

输入：一组二进制代码输出：一组与输入代码一一对应的高、低电平信号。

2位二进制译码器；

3位二进制译码器(74LS138)；311)真值表3)逻辑图Y3=A1A0=m3Y0=A1A0=m0Y1=A1A0=m1Y2=A1A0=m2

S端为控制端(片选端、使能端)当S=0时，译码器工作；当S=1时，译码器禁止，所有的输出端均为0。输入输出A1A0Y3Y2Y1Y0

10

0011

0100010100001010002位二进制译码器2)输出表达式A1A0111S&Y3&Y2&Y1&Y0324)逻辑符号(2线—4线译码器)输出0有效的2线—4线译码器可用与非门构成，输出1有效5)常用集成2线—4线译码器0m=01AA==1m2Y2m=3Y3m=01AA=74LS139：双2线—4线译码器输出0有效1Y=01AA=01AAY0Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1输出逻辑表达式333位二进制译码器3位二进制（3线－8线）译码器框图如下所示：二进制译码器可采用二极管与门阵列或三极管集成门电路等构成。343位二进制译码器（1）二极管与门阵列译码器电路二极管与门阵列构成的3位二进制译码器电路图1(3V)1(3V)0(0V)+5V353位二进制译码器用二极管与门阵列构成的译码器：（2）三极管集成门译码器电路中规模（MSI）集成电路通常采用三极管集成门（如TTL）电路。下面以74LS1383线－8线译码器为例来分析译码器的工作原理：优点：结构简单缺点：

1、电路的输入电阻较低而输出电阻较高；

2、输出的高、低电平信号发生偏移（0.7V）因此，二极管门阵列译码器通常用于大规模(LSI)集成电路中363线—8线译码器:74LS138逻辑符号(输出0有效)：当控制端S1S2S3=100时，译码器处工作状态，它能将三位二进制数的每个代码分别译成低电平。译码器禁止时，所有输出端都输出无效电平(高电平)。3774LS138功能表38&&&&&&&&1111111&3-8译码器74xx138内部逻辑图3974LS138各输出函数表达式最小项译码器1)同理,四位二进制译码器为4线—16线译码器。2)二进制译码器就是n线—2n线译码器，即，n变量全部最小项的译码器。40逻辑功能：将输入的BCD码的10个代码译成10个高、低电平输出信号。它属于码制变换译码器中的一种。二、二－十进制译码器

4线－10线译码器74LS42是二－十进制译码器的一个典型例子，它将所输入的8421－BCD码二进制代码译成十进制代码0～9。?线－?线译码器功能：将输入的BCD码译成高、低电平输出信号。4174LS42功能表42图3.3.874LS42逻辑电路图74LS42逻辑电路图及各输出表达式思考：如何实现5421、2421、余3码等BCD码的译码转换？43逻辑功能：将数字(0～9)、文字、符号(A~F)等的二进制代码翻译并显示出来的电路叫显示译码器。它包括译码驱动电路和数码显示器两部分。三、显示译码器按发光物质分，数码显示器可以分为以下四种类型：

1)半导体显示器，亦称发光二极管(LED)显示器；

2)荧光数字显示器，如荧光数码管、场效发光数字板等；

3)液晶数字显示器，如液晶显示器(LCD)、电泳显示器等；

4)气体放电显示器，如辉光数码管、等离子显示板等。4445有机化合物液晶显示器结构及工作原理（动态散射效应）缺点:

亮度很差，响应速度较低（10～200ms）。优点:

功耗极小，工作电压很低（<1V）。46数码显示实物图47半导体数码管（八段）外形图及等效电路缺点:

工作电流较大，每一段工作电流在10mA左右。优点:

工作电压低、体积小、寿命长、可靠性高，响应时间短（），亮度较高。48LED的驱动电路——

既可以用半导体三极管驱动，也可以用TTL与非门驱动。49显示器件：常用的是七段显示器件abcdefg半导体数码管5051abcdefg510YaYbYgabg510510发光二极管Ya-Yg:控制信号高电平时,对应的LED亮低电平时,对应的LED灭52abcdfgabcdefg111111001100001101101e53

BCD－七段显示译码器A3-A0:输入数据要设计的七段显示译码器YaYbYcYdYeYfYg译码器A3A2A1A0bcdefga54十进制数

A3A2A1A0

YaYbYcYdYeYfYg

显示字形

0

0000

11111

100

1

0001

01100001

2

001011011012

3

001111110013

4

010001100114

5

010110110115

6011000111116

7

011111100007

8

100011111118

9

100111100119

55例：BCD七段字符译码显示电路7448驱动BS201A（a）接线图（b）七段显示字型数码显示电路译码驱动电路56a的卡诺图57b的卡诺图c的卡诺图58d的卡诺图e的卡诺图59f的卡诺图g的卡诺图60逻辑表达式61逻辑图62七段显示译码器74LS48引脚排列图灯测试输入灭零输入灭灯输入／灭零输出00067.9006374LS48功能表序号输入输出A3A2A1A0YaYbYcYdYeYfYg01100001111111011X00011011000021X001011101101……141X111010001111151X11111000000064RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示▶灯测试输入信号LT：输入，用以检查数码管的好坏。LT=0，七段全亮；1，电路正常译码。▶灭零输入信号RBI：输入，当RBI=0时，若输入A3A2A1A0=0000，则七段全灭，不显示；若A3A2A1A0≠0000，则照常显示。▶灭零输出信号RBO：输出，当芯片本身处于灭零状态(即RBI=0且A3A2A1A0=0000)时，RBO=0，否则RBO=1。6511有灭零控制的数码显示系统实例图RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示66

(1)在存储器中的应用用作地址译码器或指令译码器，译码器输入地址码，输出为存储单元地址。如n位地址线可寻址2n

个单元。

(2)扩展应用在需进行大容量译码时，可将芯片进行扩展。

【例】试用两片74LS138组成4线－16线译码器，将输入的4位二进制代码D3D2D1D0

译成16个独立的低电平信号。四、译码器的应用67用两片74LS138接成的4线－16线译码器D3=0,片I正常，片II被封锁，将D3D2D1D0译成Z0～Z7D3=1,片II正常，片I被封锁，将D3D2D1D0译成Z8～Z15D1D0D2D3+5v68(1)片工作，