(第15讲)第7章-存储系统

第7章存储系统第7章存储系统7.1存储系统组成7.1.1层次结构7.1.2高速缓存7.1.3技术指标7.2半导体存储器7.2.1读写存储器7.2.2只读存储器7.3存储器地址译码7.4个人微机主存空间分配

7.1存储系统组成7.1.1层次结构7.1.2高速缓存7.1.3技术指标微型计算机的存储器存储器

e盘（基于USB接口的电子盘等）用于存放当前正在运行的程序和正待处理数据。(CPU内部cache、主板上的内存。造价高，速度快，存储容量小)

内存：半导体存储器（RAM+ROM）磁盘软盘硬盘光盘：CD、DVD

磁光盘MO： 高密度、大容量、快速、“无限次”擦 写、寿命长、可靠性高、抗干扰强、性价比高外存存放暂不运行的程序和输入处理的数据。(主机箱内或主机箱外。造价低，容量大，可长期保存，但速度慢)层次结构存储访问的局部性原理虚拟存储器高速缓存Cache高速命中(Hit)高速缺失(Miss)命中率（HitRate）高速命中的概率CPU(寄存器)CACHE主存（内存）辅存（外存）Cache结构主存以字（字节）为寻址单位7.1.3技术指标半导体存储器芯片的存储容量一个存储器芯片能存储的二进制信息量存储器芯片容量=存储单元数×每单元的数据位数=2M×N M：芯片的地址线根数

N：芯片的数据线根数存取速度存取时间、存取周期注意： 存储器的容量以字节B(Byte)为单位，而存储芯片的容量以位b(Bit)为单位。举例： ①16位计算机内存为1MByte，

②1片6264芯片容量为8K×8Bit例1.

指出存储芯片的地址线条数(M)和数据线条数(N)

①512×4②1K×4③2K×1④8K×894104111138容量MN例2.(1)6264容量为：8KB=8K×8bit(2)6116容量为：2KB=2K×8bit

(3)某芯片有2048个存储单元，每个单元存放8位二进制数，则其容量为： 2048×8位=2K×8bit 或写为： 2048×8bit 简称为： 2K字节或16K位。Byte1字节=1B=8bit1KB=210B=1024B1MB=210KB=1024KB1GB=210MB=1024MB1TB=210GB=1024GB半导体存储器的结构存储器的结构框图地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS片选和读写控制逻辑片选端CS*或CE*有效时，可以对该芯片进行读写操作输出OE*读控制线控制读操作有效时，芯片内数据输出写WE*写控制线控制写操作有效时，数据进入芯片中地址译码电路译码器为10:1024译码输出线210＝1024根引线太多，制造困难单译码双译码有行、列两个5:32译码器每个有10/2个输入，210/2个输出，共输出210/2×210/2=210=1024个状态输出线只有2×(210/2)根，大大减少引线双译码可简化芯片设计(是主要采用的译码结构)7.2半导体存储器只读存储器（ROM）随机存取存储器（RAM）半导体存储器静态RAM（SRAM）动态RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）闪速存储器（FlashMemory）7.2.1读写存储器

RAM组成单元速度集成度应用SRAM触发器快低小容量系统(作小容量的高速缓冲存储器)DRAM极间电容慢高大容量系统(用作内存，即内存条)NVRAM带微型电池慢低小容量非易失(重要信息保存和掉电保护)静态RAMSRAM2114(1)

SRAM6264动态RAMDRAM4116(2)

DRAM2164(1)SRAM6264存储容量为8K×828个引脚13根地址线A12～A08根数据线D7～D0片选CS1*、CS2读写WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615地址线引脚数据线引脚SRAM6264的引脚功能工作方式CS1*CS2WE*OE*D7～D0未选中未选中读操作写操作1×00×011××10××01高阻高阻输出输入(2)DRAM216416个引脚8根地址线A7～A01根数据输入线DIN1根数据输出线DOUT读写控制WE*行地址选通RAS*列地址选通CAS*存储容量为64K×1

=28×28

×1NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A712345678161514131211109(3)高性能DRAMFPMDRAM（快页方式DRAM）同一行的传送仅改变列地址,页内访问速度加快EDODRAM（扩展数据输出DRAM）数据输出有效时间加长（扩展）SDRAM（同步DRAM）公共的系统时钟，没有等待状态支持猝发传送，内部采用交叉存储DDRDRAM（双速率DRAM）同步时钟前沿和后沿各进行一次数据传送RDRAM（RambusDRAM）Rambus公司专利技术，全新设计7.2.2只读存储器ROMMROM（掩膜ROM）OTP-ROM（一次性编程ROM）EPROM（可擦除可编程ROM）EEPROM（电擦除可编程ROM）FlashMemory（闪速存储器）EPROMEPROM2716(1)EPROM2764EEPROMEEPROM2817A(2)EEPROM2864A(1)EPROM2764存储容量64K位存储结构8K×813个地址线A12～A08个数据线O7～O0控制信号片选CE*输出OE*编程控制PGM*编程电源Vpp(2)EEPROM

2864A28个引脚13根地址线A12～A08根数据线I/O7～I/O0片选CE*读写OE*、WE*存储容量为8K×8VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615EEPROM2864A的引脚功能工作方式CE*OE*WE*I/O7～I/O0读出维持写入数据查询01000×101×负脉冲1输出高阻输入输出7.3存储器地址译码

——存储器的连接与扩展1.存储器容量扩展2.存储器与CPU的连接3.存储器片选控制方法4.8086的16位存储结构1.存储器容量扩展(1)位扩展(2)字扩展(3)字位扩展芯片组(1)位扩展——加大字长

(共用地址线)例.用8个16K×1bit芯片组成16K×8bit的存储器……A0A13…D0D1D2D716K×1CSCSCSCSWEWEWEWE16K×1D0D1D2D7多片存储器的地址、片选、读/写端相应并联；数据端单独引出。(2)字扩展——扩大地址

(共用数据线)例.用4个16K×4bit芯片组成64K×4bit的存储器CSWECSWECSWECSWE16K×416K×416K×416K×4…A0A13………WED0D1D2D3译码器A14A150123D0~D3D0~D3D0~D3D0~D3译码和译码器译码将某个特定的“编码输入”翻译为唯一“有效输出”的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器：74LS139常用的3:8译码器：74LS138常用的4:16译码器：74LS154例.门电路译码138译码器例.138译码器Y0*译码输出有效E3E2*E1*＝100 A19A18A17＝111CBA＝000 A16A15A14＝000。结论：A19～A14＝111000地址范围：E0000H～E3FFFH存储容量：16KB(3)字位扩展例.一个由2114（1K×4bit）芯片组成的存储器（容量为4K×8bit）与CPU的连接方式。CPUA9~A0A11~A10D3~D0A9~A0WECS2114D7~D4A9~A0WECS2114D3~D0A9~A0WECS2114D7~D4A9~A0WECS2114MREQWRD7~D0○○……○○○○译码器○芯片组扩展芯片数量计算已知单片容量n×m，要求存储容量为N×M⑴组成一个芯片组n×M，需芯片数为M/m；⑵组成N×M容量存储器，需芯片组数为N/n；则，所需芯片总数：（M/m）×（N/n）例1.扩展芯片数量计算1.现有1024×1bit静态RAM芯片，欲组成64K×8bit存储容量的存储器，试求需要多少片RAM芯片？多少芯片组？ 答案：512片64组2.设有一个具有14位地址和8位字长的存储器，问：①该存储器能存储多少位的信息？②如果存储器由2114（1K×4bit）的静态RAM芯片组成，需多少芯片？答案：①128Kbit

②1K×4→1K×8→16K×8 （8/4）×（16K/1K）=2×16=32（片）2.存储器与CPU的连接数据总线控制总线CPU地址总线

存储器AddressBusAddressDataBusWriteEnableReadEnable8088/8086Memory外部锁存器双缓冲ALEWRRDDENDT/RWRRD数据总线地址总线例.6264芯片与系统的连接D0~D7A0A12•••WEOECS1CS2•••A0A12WRRD译码电路高位地址信号D0~D7••••••6264CPU3.存储器片选控制方法(1)线选法(2)全译码法(3)局部译码法(1)线选法线选法除将低位地址直接接片内地址，将余下的高位地址线，分别作为各个存储器芯片的片选控制信号。RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0--D7A0--A10数据总线地址总线（3）（4）（5）RAM2KBRAM2KB（1）（2）片内译码A10～A0存储芯片000H001H002H…7FDH7FEH7FFH全0全100…0000…0100…10…11…0111…1011…11范围（16进制）A10～A0A15A14A13A12A11A10------------A0地址范围

01111007800H

01111117FFFH

10

11100B800H

10

11111BFFFH

1101100D800H

110

1111DFFFH

1110100E800H

1110111EFFFH

1111000F000H

11110

11F7FFH}}}}}存储器5地址范围存储器4地址范围存储器3地址范围存储器2地址范围存储器1地址范围片内译码线选法的特点优点连接简单，无需译码电路缺点地址不连续使可寻址的地址范围减少，浪费地址空间(2)全译码法低位地址总线直接连至各芯片的地址线，余下的高位地址全部译码，译码的输出作为各芯片的片选信号。4KB(1)4KB(2)4KB(16)译码器CSCSCSY0Y1Y15A0---A11地址总线数据总线D0---D7A15--A12....…….译码器A15A14A13A12A11A10---------A0地址范围

0000000Y1

0000H--0FFFH

0001

000Y2

1000H--1FFFH

0010000Y3

2000H--2FFFH

1101000Y14

D000H--DFFFH

1110000Y15

E000H--EFFFH

1111000Y16

F000H--FFFFH

存储器1地址范围存储器2地址范围存储器3地址范围存储器14地址范围存储器15地址范围存储器16地址范围全译码的特点优点每个存储单元的地址都是唯一的，不重复缺点译码电路复杂，连线较多(3)局部译码法线选法地址线不够，而又不需全部存储空间的寻址能力时介于全译码和线选法之间2KB(1)2KB(2)2KB(8)译码器CSCSCSY0Y1Y7A0---A10地址总线数据总线D0---D7A15--A11中任意三根……......例1.存储器62648KB芯片工作在F0000H—F1FFFH内存空间，画出和系统的连线图(全译码法)。6264地址线：A0---A12数据线：D0---D7WE*OE*CS2接+5V电源CS1高位地址译码系统总线：地址线：A0---A12数据线：D0---D7WR*RD*全地址译码方式A19A18A17A16A15A14A13A12A11A0…111100000…0…00…111…1F0000HF0001H…F1FFFHD0~D7A0~A12A19A18A17A16A15A14A13D0~D7A0~A12WEOECS2CS1＋5V○﹠1○1○1○CPU6264WRRD例2.存储器62648KB芯片工作在80000H—81FFFH内存空间，画出和系统的连线图A19A18A17A16A15A14A13A12A11A0…100000000…0…00…111…180000H80001H…81FFFHD0~D7A0~A12WRRDA19A18A17A16A15A14A13D0~D7A0~A12WEOECS2CS1＋5V1○CPU6264≥1全地址译码方式线选法A19A18A17A16A15A14A13A12A11A0…0

00…0…………0…00000H00001H…7FFFFH00…0…………111…1…………1D0~D7A0~A12A19A18A17A16A15A14A13D0~D7A0~A12WEOECS2CS1＋5VCPU6264WRRD例2.(续)例2.(续)局部地址译码方式A19A18A17A16A15A14A13A12A11A0…1000000…0…00…111…1001180000H~81FFFH84000H~85FFFHA0000H~A1FFFHA4000H~A5FFFHD0~D7A0~A12A19A18A16A15A13D0~D7A0~A12WEOECS